【文章內(nèi)容簡介】 ? 每一個(gè)共享總線的設(shè)備均有一對(duì)總線請求線BRi和總線授權(quán)線 BGi。 ? 當(dāng)設(shè)備要求使用總線時(shí)，便發(fā)出該設(shè)備的請求信號(hào)。中央仲裁器中有一個(gè)排隊(duì)電路，它根據(jù)一定的優(yōu)先次序決定首先響應(yīng)哪個(gè)設(shè)備的請求，給設(shè)備以授權(quán)信號(hào) BGi。 ? 優(yōu)點(diǎn) 1：仲裁請求響應(yīng)時(shí)間快。 ? 優(yōu)點(diǎn) 2：對(duì)優(yōu)先次序的控制相當(dāng)靈活。它可以預(yù)先固定，例如 BR0優(yōu)先級(jí)最高， BRl次之 ……BRn 最低；也可以通過程序來改變優(yōu)先次序；還可以用屏蔽 (禁止 )某個(gè)請求的辦法，不響應(yīng)來自無效設(shè)備的請求。 ? 當(dāng)代總線標(biāo)準(zhǔn)普遍采用獨(dú)立請求方式。 分布式仲裁 ? 不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器。 ? 當(dāng)它們有總線請求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請求不予響應(yīng)，并撤消本身的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線上。 ? 是以優(yōu)先級(jí)仲裁策略為基礎(chǔ)的一種仲裁方式。 167。 2． 2． 2 總線的定時(shí) 4．分離方式定時(shí) 1．同步定時(shí) 2．異步定時(shí) 3．半同步定時(shí) 1．同步定時(shí) 在同步定時(shí)協(xié)議中，事件出現(xiàn)在總線上的時(shí)刻由總線時(shí)鐘信號(hào)來確定?？偩€周期是固定的，每次傳送一旦開始，主、從設(shè)備都必須嚴(yán)格按照時(shí)間規(guī)定完成相應(yīng)的動(dòng)作。 ? 現(xiàn)代微機(jī)中的 PCI總線就是同步方式總線。 ? 全部系統(tǒng)模塊由單一時(shí)鐘信號(hào)控制。 ? 優(yōu)點(diǎn) 1：電路設(shè)計(jì)比較簡單； ? 優(yōu)點(diǎn) 2：完成一次傳輸?shù)臅r(shí)間很短， 它不允許主從設(shè)備間有等待，適合于高速設(shè)備的數(shù)據(jù)傳輸。 ? 缺點(diǎn)：它不能滿足高 /低速設(shè)備在同一系統(tǒng)中的使用。否則，只能按最慢的設(shè)備來確定總線周期長短或頻帶，這樣高速設(shè)備只能按照低速設(shè)備的速度來進(jìn)行數(shù)據(jù)傳輸，使整個(gè)系統(tǒng)性能下降。 2．異步定時(shí) ? 數(shù)據(jù)采用“應(yīng)答式”傳輸。 ? 無系統(tǒng)時(shí)鐘信號(hào)，而是靠“請求”（ REQ）和“應(yīng)答”（ ACK）兩根信號(hào)線來協(xié)調(diào)傳輸過程。 ? 連接任何外部設(shè)備都不需要考慮該設(shè)備的速度，它根據(jù)模塊的響應(yīng)速度自動(dòng)調(diào)整響應(yīng)時(shí)間。 ? 異步方式的應(yīng)答關(guān)系完全互鎖， REQ和ACK兩個(gè)信號(hào)是有制約關(guān)系的。主設(shè)備的請求使 REQ有效，由從設(shè)備的 ACK來響應(yīng)； ACK有效，允許主設(shè)備撤消 REQ,只有 REQ撤消，最后才撤消 ACK；只有ACK已經(jīng)撤消，才允許下一傳輸周期的開始，這保證了數(shù)據(jù)傳輸?shù)目煽啃浴? ? 優(yōu)點(diǎn)：總線周期長度可變。 ? 不把響應(yīng)時(shí)間強(qiáng)加到功能模塊上，因而允許快速和慢速的功能模塊都能連接到同一總線上。 ? 缺點(diǎn) 1：增加總線的復(fù)雜性和成本。 ? 缺點(diǎn) 2：不管從模塊的速度，每完成一次傳輸，主、從模塊之間的互鎖控制信號(hào)都要經(jīng)過 4個(gè)步驟，即請求、響應(yīng)、撤消請求和撤消響應(yīng)，它的傳輸延遲是同步傳輸?shù)膬杀?。因此，異步方式比同步方式要慢，總線的頻帶窄，總線傳輸周期長。 3．半同步定時(shí) ? 綜合同步和異步傳送的優(yōu)點(diǎn)，是兩者混合的傳送方式。 ? 從總體上看，它是一個(gè)同步系統(tǒng)，仍用系統(tǒng)時(shí)鐘來定時(shí)，利用某個(gè)脈沖的上升沿或下降沿判斷某一個(gè)信號(hào)的狀態(tài)，使得傳輸操作與時(shí)鐘同步。 ? 為了克服同步方式的缺點(diǎn)，它允許兩個(gè)速度不同的設(shè)備使用像異步方式那樣的傳輸。為此，設(shè)置了一條“等待” (WAIT)或“就緒” (READY)信號(hào)線。 ? 對(duì)可以嚴(yán)格按照時(shí)鐘規(guī)定進(jìn)行傳送的兩個(gè)高速設(shè)備的傳輸，等待信號(hào)無效，依然按照同步方式傳輸。 ? 如果從模塊是慢速設(shè)備，沒有準(zhǔn)備好數(shù)據(jù)傳輸，從模塊會(huì)使得 WAIT信號(hào)有效或 READY信號(hào)無效，系統(tǒng)用一個(gè)適當(dāng)?shù)臓顟B(tài)時(shí)鐘沿檢測這個(gè)信號(hào)線。如果是 WAIT有效 (或 READY無效 )，就自動(dòng)將總線周期延長一個(gè)時(shí)鐘周期，強(qiáng)制主模塊等待。下一個(gè)時(shí)鐘周期繼續(xù)檢測這個(gè)信號(hào)線，直到檢測到 WAIT信號(hào)無效 (或 READY信號(hào)有效 )才不再延長總線周期。這種方法像異步方式那樣能使不同速度的設(shè)備同時(shí)在系統(tǒng)中做數(shù)據(jù)傳輸。 ? 但 WAIT信號(hào)不是互鎖的，而是單方向的狀態(tài)傳遞，這是和異步方式的不同之處。 在 I/O讀、寫時(shí)插入額外等待時(shí)間的情況 4．分離方式定時(shí) 在總線讀周期的尋址階段，到數(shù)據(jù)傳送階段，有一個(gè)短暫的時(shí)間間隔，用于從模塊執(zhí)行讀命令（取出數(shù)據(jù)）。此時(shí)的總線是空閑的。 可以想辦法把這總線的空閑時(shí)間也利用起來。 ? 將讀周期分為兩個(gè)分離的子周期。 ? 第一個(gè)子周期為尋址階段，當(dāng)有關(guān)的從模塊從總線上得到主模塊發(fā)出的地址、命令及有關(guān)信息后，立即和總線斷開，以便其他模塊可以使用總線。 ? 等到從模塊準(zhǔn)備好數(shù)據(jù)后，啟動(dòng)第二個(gè)子周期，由該模塊申請總線，獲準(zhǔn)后，將數(shù)據(jù)發(fā)送給原來請求數(shù)據(jù)的主模塊。 ? 兩個(gè)子周期均采用同步方式傳送，在占用總線的時(shí)候，進(jìn)行高速的信息傳輸。 ? 分離式傳輸很適合有多個(gè)主模塊 (如多個(gè)處理器或多個(gè) DMA設(shè)備 )的系統(tǒng)。 167。 2． 2． 3 總線數(shù)據(jù)傳送模式 ? 當(dāng)代的總線標(biāo)準(zhǔn)大都能支持以下四類模式的數(shù)據(jù)傳送： ? 1．讀、寫操作 讀操作是由從方到主方的數(shù)據(jù)傳送；寫操作是由主方到從方的數(shù)據(jù)傳送。一般，主方先以一個(gè)總線周期發(fā)出命令和從方地址，經(jīng)過一定的延時(shí)再開始數(shù)據(jù)傳送總線周期。為了提高總線利用率，減少延時(shí)損失，主方完成尋址總線周期后可讓出總線控制權(quán)（分時(shí)方式），以使其他主方完成更緊迫的操作。然后再重新競爭總線，完成數(shù)據(jù)傳送總線周期。 ? ２．塊傳送操作 只需給出塊的起始地址，然后對(duì)固定塊長度的數(shù)據(jù)一個(gè)接一個(gè)地讀出或?qū)懭?。?duì)于 CPU(主方 )— 存儲(chǔ)器 (從方 )而言的塊傳送，常稱為突發(fā)式傳送，其塊長一般固定為數(shù)據(jù)線寬度 (存儲(chǔ)器字長 )的 4倍。例如一個(gè) 64位數(shù)據(jù)線的總線，一次突發(fā)式傳送塊長可達(dá) 256位。 ? 3．寫后讀、讀修改寫操作 只給出地址一次，或進(jìn)行先寫后讀操作，或進(jìn)行先讀后寫操作。前者用于校驗(yàn)?zāi)康?，后者用于多道程序系統(tǒng)中對(duì)共享存儲(chǔ)資源的保護(hù)。這兩種操作和突發(fā)式操作一樣，主方掌管總線直到整個(gè)操作完成。 ? 4．廣播、廣集操作 一般而言，數(shù)據(jù)傳送只在 — 個(gè)主方和一個(gè)從方之間進(jìn)行。但有的總線允許一個(gè)主方對(duì)多個(gè)從方進(jìn)行寫操作，這種操作稱為廣播。與廣播相反的操作稱為廣集，它將選定的多個(gè)從方數(shù)據(jù)在總線上完成 AND或OR操作，用以檢測多個(gè)中斷源。 ? 習(xí)題： ? 課本第 106頁： 6題。 167。 常用總線標(biāo)準(zhǔn)及其主要參數(shù) ? 一、概述 ? 最早的 PC總線是 IBM公司于 1981年推出的基于 8位機(jī) PC/XT的總線，稱為 PC總線。 1984年IBM公司推出了 16位 PC機(jī) PC/AT，其總線稱為 AT總線。然而 IBM公司從未公布過他們的AT總線規(guī)格。為了能夠合理地開發(fā)外插接口卡，由 Intel公司， IEEE和 EISA集團(tuán)聯(lián)合開發(fā)了與 IBM/AT原裝機(jī)總線意義相近的 ISA總線，即 8/16位的“工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)” (ISAIndustry Standard Architecture)總線。 ? ISA總線的主要特點(diǎn)和性能指標(biāo) ? 8位 ISA的 I/O插槽由 62個(gè)引腳（分 A、 B兩組）組成（ PC/XT、 8位微機(jī)用），用于 8位數(shù)據(jù)的插卡。 167。 ISA總線和 EISA 總線 ?8/16位的 ISA擴(kuò)展插槽除了具有一個(gè) 8位 62線的連接器外，還有一個(gè)附加的 36線連接器（ PC/AT、 16位微機(jī)用） 。這種擴(kuò)展I/O插槽既可支持 8位的插卡，也可支持 16位插卡。 圖 2— 6 8位 ISA擴(kuò)展I/O 的 62個(gè)引腳插槽 ? 8/16位的 ISA擴(kuò)展插槽除了具有一個(gè) 8位62線的連接器外，還有一個(gè)附加的 36線連接器，這種擴(kuò)展 I/O插槽既可支持 8位的插卡，也可支持 16位插卡。 ISA總線的主要性能指標(biāo)如下： I/O地址空間 0100H03FFH 24位地址線可直接尋址的內(nèi)存容量為16MB 8/16位數(shù)據(jù)線 62+36引腳 最大數(shù)據(jù)位寬 16位 (bit) 最高時(shí)鐘頻率 8MHz ? 總線的帶寬 (最大穩(wěn)態(tài)數(shù)據(jù)傳輸率 ) = 2Bytes247。 2Cycles= 最大數(shù)據(jù)傳輸速率 16MB/s 中斷功能 DMA通道功能 開放式總線結(jié)構(gòu)，允許多個(gè) CPU共享系統(tǒng)資源 A1A31及 B1B31的 62線插槽為 8位插卡插槽，它與 PC/XT 8位總線完全兼容 C1C18和 D1D18為 AT總線增加的 36線插槽，它和 62線插槽一起供 16位插卡使用。 EISA總線的主要特點(diǎn)和性能指標(biāo) EISA插槽由于要與 ISA和 EISA插卡兼容，因此在結(jié)構(gòu)上采用了雙層結(jié)