數(shù)字電路課程設(shè)計(jì)報(bào)告-基于fpga的簡(jiǎn)易數(shù)控電壓源的設(shè)計(jì)(編輯修改稿)
2024-12-22 08:47 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 式可以采用串行 PROM 編程 FPGA；外設(shè)模式可以將 FPGA 作為微處理器的外設(shè)，由微處理器對(duì)其編程。 的作用 （ 1）、 DAC0832 的 管腳圖 （ 2）原理 當(dāng) ILE 為高電平，片選信號(hào) /CS 和寫(xiě)信號(hào) /WR1 為低電平時(shí)，輸入寄存器控制信號(hào)為 1，這種情況下，輸入寄存器的輸出隨輸入而變化。此后，當(dāng) /WR1 由低電平變高時(shí)，控制信號(hào)成為低電平，此時(shí)， 數(shù)據(jù) 被鎖存到輸入寄存器中，這樣輸入寄存器的輸出端不再隨外部數(shù)據(jù) DB 的變化而變化。 對(duì)第二級(jí)鎖存來(lái)說(shuō)，傳送控制信號(hào) /XFER 和寫(xiě)信號(hào) /WR2 同時(shí)為低電平時(shí)，二級(jí)鎖存控制信號(hào)為高電平， 8 位的 DAC 寄存器的輸出隨輸入而變化，此后，當(dāng) /WR2 由低電平變高時(shí)，控制信號(hào)變?yōu)榈碗娖剑谑菍⑤斎爰拇嫫鞯男畔㈡i存到 DAC 寄存器中。 其余各引腳的功能定義如下： (1)、 DI7～ DI0 ： 8 位的數(shù)據(jù)輸入端， DI7 為最高位。 (2)、 IOUT1 ：模擬電流輸出端 1，當(dāng) DAC 寄存器中數(shù)據(jù)全為 1 時(shí)，輸出電流最大，當(dāng) DAC 寄存器中 數(shù)據(jù)全為 0 時(shí)，輸出電流為 0。 (3)、 IOUT2 ：模擬電流輸出端 2， IOUT2 與 IOUT1 的和為一個(gè)常數(shù)，即IOUT1＋ IOUT2＝常數(shù)。 (4)、 RFB ：反饋電阻引出端， DAC0832 內(nèi)部已經(jīng)有反饋電阻，所 RFB端可以直接接到外部運(yùn)算放大器的輸出端，這樣相當(dāng)于將一個(gè)反饋電阻接在運(yùn)算放大器的輸出端和輸入端之間。 (5)、 VREF ：參考電壓輸入端，此端可接一個(gè)正電壓，也可接一個(gè)負(fù)電壓，它決定 0 至 255 的數(shù)字量轉(zhuǎn)化出來(lái)的模擬量電壓值的幅度，VREF 范圍為 (+10～ 10)V。 VREF 端與 D/A 內(nèi)部 T 形電阻網(wǎng)絡(luò)相連。 (6)、 Vcc ：芯片供電電壓，范圍為 (+5~ 15)V。 (7)、 AGND ：模擬量地，即模擬電路接地端。 (8)、 DGND ：數(shù)字量地。 共陰極的數(shù)碼管 共陰極數(shù)碼管的結(jié)構(gòu) 共陰極數(shù)碼管是把所有 LED 的陰極連接到共同接點(diǎn) ，而每個(gè)LED 的陽(yáng)極分別為 a、 b、 c、 d、 e、 f、 g 及 dp（小數(shù)點(diǎn)），如下圖所示。圖中的 8 個(gè) LED 分別與上面那個(gè)圖中的 A~DP 各段相對(duì)應(yīng)，通過(guò)控制各個(gè) LED 的亮滅來(lái)顯示數(shù)字。 管腳圖 OP07 的作用 OP07 的外形圖 OP07 的管腳圖 U1A B C D E F GCA 電路圖
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1