電子設(shè)計自動化eda概述(編輯修改稿)
2025-01-26 19:37 本頁面
【文章內(nèi)容簡介】 ided Design計算機輔助設(shè)計）階段 用計算機輔助進行 IC版圖編輯、 PCB布局布線，取代了手工畫圖。? 八十年代為 CAE（ Computer Aided Engineering計算機輔助工程）階段 支持電路功能設(shè)計和結(jié)構(gòu)設(shè)計，通過電路網(wǎng)表將兩者結(jié)合在一起，實現(xiàn)了工程設(shè)計。 CAE的主要功能是：原理圖輸入，邏輯仿真，電路分析，自動布局布線，PCB后分析。? 九十年代為 ESDA（ Electronic System Design Automation電子系統(tǒng)設(shè)計自動化） 階段七十年代為 CAD（ Computer Aided Design計算機輔助設(shè)計）階段 用計算機輔助進行 IC版圖編輯、 PCB布局布線，取代了手工畫圖。 八十年代為 CAE（ Computer Aided Engineering計算機輔助工程）階段 支持電路功能設(shè)計和結(jié)構(gòu)設(shè)計，通過電路網(wǎng)表將兩者結(jié)合在一起，實現(xiàn)了工程設(shè)計。 CAE的主要功能是：原理圖輸入，邏輯仿真，電路分析，自動布局布線， PCB后分析。 九十年代為 ESDA（ Electronic System Design Automation電子系統(tǒng)設(shè)計自動化） 階段上節(jié)課內(nèi)容回顧：2. 可編程邏輯器件? CPLD: Complex Programmable Logic Device. 復(fù)雜可編程邏輯器件? FPGA: Field Programmable Gate Array. 現(xiàn)場可編程? FPGA和 CPLD主要公司： Xilinx， Altera， Lattice? VHDL: Very high speed integrated circuit Hardware Description Language. 超高速集成電路硬件描述語言? VHDL： IEEE標(biāo)準，系統(tǒng)級抽象描述能力較強。? Verilog： IEEE標(biāo)準，門級開關(guān)電路描述能力較強。4. 集成化的開發(fā)系統(tǒng)Altera公司： MAX+plus II、 Quartus II系列ESDA技術(shù)的基本特征 ? （ 1） 支持 “自頂向下 ”的設(shè)計方法? （ 2）支持 ASIC (Application Specific Integrated Circuit)設(shè)計? （ 3）采用硬件描述語言? （ 4）基于系統(tǒng)框架結(jié)構(gòu) ? 在我國所使用的工具中， 最有代表性的設(shè)計工具是 Tango和早期的 ORCAD。 它們的出現(xiàn)， 使得電子電路設(shè)計和印刷板布線工藝實現(xiàn)了自動化， 但還只能算自下而上的設(shè)計方法。 隨著大規(guī)模專用集成電路的開發(fā)和研制， 為了提高開發(fā)的效率和增加已有開發(fā)成果的可繼承性， 以及縮短開發(fā)時間， 各種新興的 EDA工具開始出現(xiàn)， 特別是硬件描述語言 HDL（Hardware Description Language）的出現(xiàn)， ? 特別是硬件描述語言 HDL（ Hardware Description Language）的出現(xiàn)， 使得傳統(tǒng)的硬件電路設(shè)計方法發(fā)生了巨大的變革， 新興的 EDA設(shè)計方法采用了自上而下（ Top Down）的設(shè)計方法。 ? 所謂自上而下的設(shè)計方法， 就是從系統(tǒng)總體要求出發(fā)， 自
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1