基于atmega128單片機(jī)的數(shù)字頻率計(jì)的設(shè)計(jì)(編輯修改稿)
2024-12-18 15:35 本頁面
【文章內(nèi)容簡介】 占用兩個(gè)硬件資源，ATmega128 單片機(jī)的定時(shí)計(jì)數(shù)器 T/C1 自帶有輸入捕捉功能單元，為精確測量周期提供了很好的基礎(chǔ)。該功能可以精確捕捉外部之間的發(fā)生，記錄該事件發(fā)生的時(shí)間印記。利用該功能進(jìn)行頻率測量時(shí)，不但只占用一個(gè)硬件資源，即定時(shí)計(jì)數(shù)器 T/C1，而且還能獲得好的測量精度。 TCCR1B 是定時(shí)計(jì)數(shù)器 T/C1 的一個(gè)控制寄存器。當(dāng)置位標(biāo)志位 TCNC1 為 1時(shí)，使能輸入捕捉觸發(fā)信號(hào)的噪聲抑制功能。噪聲抑制電路是一個(gè)數(shù)字濾波器。只有當(dāng)觸發(fā)信號(hào)的 4 次采樣值相等時(shí)，該 信號(hào)才確定觸發(fā)。輸入捕捉信號(hào)的觸發(fā)信息工程學(xué)院課程設(shè)計(jì)（論文） 方式由 ICESE1 決定，通過邊緣檢測器進(jìn)行判斷。 假定上升沿觸發(fā)輸入捕捉事件，當(dāng)一個(gè)輸入捕捉事件發(fā)生時(shí)，即引腳 ICP1上的邏輯電平由低變高時(shí)， T/C1 的計(jì)數(shù)寄存器 TCNT1 的計(jì)數(shù)值將被定時(shí)計(jì)數(shù)器的硬件自動(dòng)同步復(fù)制寫入捕捉寄存器 ICR1 中，并置位輸入捕獲標(biāo)志位 TCF1，產(chǎn)生中斷申請(qǐng)。即當(dāng)每一次 ICP1 的輸入信號(hào)由低變高時(shí)， TCNT1 中的計(jì)數(shù)值都會(huì)再次同步復(fù)制到 ICR1 中。 若將連續(xù) 2 次的 ICR1 數(shù)據(jù)記錄下來，那么 2 次 ICR1 的差值乘以已知的計(jì)數(shù)器計(jì)數(shù)脈沖的周期，就是輸入信號(hào)一 個(gè)周期的時(shí)間。在整個(gè)過程中，計(jì)數(shù)器的計(jì)數(shù)工作沒有受到任何影響，捕捉時(shí)間發(fā)生的時(shí)間印記是由硬件自動(dòng)同步復(fù)制到ICR1 中的，因此所得到的周期是非常準(zhǔn)確的。輸入捕捉功能單元如圖所示： 圖 22 輸入捕捉功能單元 ATmega128 單片機(jī)介紹 ATmega128 為基于 AVR RSIC 結(jié)構(gòu)的 8 位低功耗 CMOS 微處理器。由于其先進(jìn)的指令集以及單周期指令執(zhí)行時(shí)間， ATmega128 的數(shù)據(jù)吞吐率高達(dá)1MIPS/MHz，從而可以減緩系統(tǒng)在功耗和處理熟讀之間的矛盾。 引腳說明 : VCC:數(shù) 字電路的電源 GND：地 端口 A（ PA0PA7）：端口 A 為 8 位雙向 I/O 口，并具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對(duì)稱的驅(qū)動(dòng)特性，可以輸出和吸收大電流。作為輸入使用時(shí)，若內(nèi)部上拉電阻使能，則端口被外部電路拉低時(shí)將輸出電流，復(fù)位發(fā)生時(shí)端口 A 為三態(tài)。 端口 B（ PB0PB7）：端口 B 為 8 位雙向 I/O 口，并具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對(duì)稱的驅(qū)動(dòng)特性，可以輸出和吸收大電流。作為輸入使用時(shí)，若內(nèi)部上拉電阻使能，則端口被外部電路拉低時(shí)將輸出電流，復(fù)位發(fā)生時(shí)端口 B 為三態(tài)。 端口 C（ PC0PC7）：端口 C 為 8 位雙向 I/O 口，并具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對(duì)稱的驅(qū)動(dòng)特性，可以輸出和吸收大電流。作為輸入使用時(shí)，若內(nèi)部上拉電阻使能，則端口被外部電路拉低時(shí)將輸出電流，復(fù)位發(fā)生時(shí)端口 C 為三態(tài)。 端口 D（ PD0PD7）：端口 D 為 8 位雙向 I/O 口，并具有可編程的內(nèi)部上拉信息工程學(xué)院課程設(shè)計(jì)（論文） 電阻。其輸出緩沖器具有對(duì)稱的驅(qū)動(dòng)特性，可以輸出和吸收大電流。作為輸入使用時(shí)，若內(nèi)部上拉電阻使能，則端口被外部電路拉低時(shí)將輸出電流，復(fù)位發(fā)生時(shí)端口 D 為三態(tài)。 端口 D（ PD0PD7）：端口 D 為 8 位雙向 I/O 口，并具有可編程的 內(nèi)部上拉電阻。其輸出緩沖器具有對(duì)稱的驅(qū)動(dòng)特性，可以輸出和吸收大電流。作為輸入使用時(shí)，若內(nèi)部上拉電阻使能，則端口被外部電路拉低時(shí)將輸出電流，復(fù)位發(fā)生時(shí)端口 D 為三態(tài)。 端口 E（ PE0PE7）：端口 E 為 8 位雙向 I/O 口，并具有可編程的內(nèi)部上拉電阻。其輸出緩沖器具有對(duì)稱的驅(qū)動(dòng)特性，可以輸出和吸收大電流。作為輸入使用時(shí)，若內(nèi)部上拉電阻使能，則端口被外部電路拉低時(shí)將輸出電流，復(fù)位發(fā)生時(shí)端口 E 為三態(tài)。 端口 F 為 ADC 模擬輸入引腳。 如果不是作為 ADC 模擬輸入，端口 F 可以作為 8 位雙向 I/O 口，并具有可編程的內(nèi)部上拉電阻。 其輸出緩沖器具有對(duì)稱的驅(qū)動(dòng)特性，可以輸出和吸收大電流。作為輸入使用時(shí)，若內(nèi)部上拉電阻使能，則端口被外部電路拉低時(shí)將輸出電流，復(fù)位發(fā)生時(shí)端口 E 為三態(tài)。如果使能了 JTAG 接口，則復(fù)位發(fā)生時(shí)引腳 PF7（ TDI）、 PF5（ TMS）和 PF4（ TCK）的上拉電阻使能。 端口 F 也可以作為 JTAG 接口。 端口 E（ PE0PE7）：端口 E 為 5 位雙向 I/O 口，并具有可編程的內(nèi)部上 拉電阻。其輸出緩沖器具有對(duì)稱的驅(qū)動(dòng)特性，可以輸出和吸收大電流。作為輸入使用時(shí)，若內(nèi)部上拉電阻使能，則端口被外部電路拉低時(shí)將輸出電流，復(fù)位發(fā)生時(shí)端口 E 為三態(tài)。 其引腳圖如圖所示： 圖 23 引腳圖 信息工程學(xué)院課程設(shè)計(jì)（論文） 3 詳細(xì)設(shè)計(jì)及仿真 信號(hào)源電路 信號(hào)通常使用信號(hào)發(fā)生器，不僅輸入信號(hào)穩(wěn)定，而且可以產(chǎn)生多種波形。 譯碼電路 由于 8位一體的數(shù)碼管不能夠在同一時(shí)間全部顯示，因此，要通過譯碼電路對(duì) 8 位數(shù)碼管進(jìn)行譯碼，一次只讓一個(gè)數(shù)碼管亮，通過定時(shí)器中斷就可以同時(shí)顯示 8 位數(shù)字和字符。電路圖如圖所示： 圖 31 譯碼電路 74LS138 為一個(gè) 38線譯碼器，低電平輸出，其工作原理見下表格： 表 31 74LS138 譯碼表 輸入 輸出 E1 E2 E3 A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 x H x x x x H H H H H H H H x x H x x x H H H H H H H H L x x x x x H H H H H H H H H L L L L
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1