【文章內(nèi)容簡(jiǎn)介】 圖 PWM 調(diào)速系統(tǒng)電路圖 圖的左上方是一個(gè)諧振電路，產(chǎn)生一個(gè)特定的時(shí)鐘頻率，使 AT89C51 單片機(jī)能正常的工作。晶振片 (CRYSTAL)用于產(chǎn)生時(shí)鐘頻率，該晶振能產(chǎn)生 12MHz 的頻率。兩個(gè)旁路電容，有頻率微調(diào)作用，主要是讓電路更容易起振，兩個(gè)電容的值要求一樣，至少要非常接近，否則容易造成諧振的不平衡，容易造成停振或者干脆不起振 [6]。本設(shè)計(jì)中采用的是 30pf的電容。 AT89C51 的 RST 引腳接上一個(gè)高電平使其處于循環(huán)復(fù)位狀態(tài) [11]。單片機(jī) 引腳接 單刀雙擲開(kāi)關(guān)至 L293D 的 IN1 或 IN2 引腳， 接 單刀雙擲開(kāi)關(guān)至湖南人文科技學(xué)院課程設(shè)計(jì) 8 L293D 的 IN1 或 IN2 引腳，而電機(jī)接在 L293D 的 OUT1 和 OUT2 引腳兩端。關(guān)于引腳介紹在相應(yīng)的芯片介紹處有詳細(xì)介紹。 VSS 接芯片的工作電壓 +5V， GND 接地， VS 接驅(qū)動(dòng)電壓 +23V。 元器件說(shuō)明： X1 是 晶振頻率 為 12MHZ 的晶振片， R1 為 100 電阻， C1， C2 為 30pF的無(wú)極性電容， C3 為 22uF 有極性電容 。 AT89C51 單片機(jī)簡(jiǎn)介 AT89C51 是 一種與 8051 兼容的 帶 4K 字節(jié)閃爍可編程可擦除只讀存儲(chǔ)器（ FPEROM： Falsh Programmable and Erasable Read Only Memory）的低電壓，高性能CMOS8 位微處理器，俗稱(chēng)單片機(jī)。 AT89C2051 是一種帶 2K 字節(jié)閃爍可編程可擦除只讀存儲(chǔ)器的單片機(jī)。單片機(jī)的可擦除只讀存儲(chǔ)器可以反復(fù)擦除 100 次。該器件采用ATMEL 高密度非易失存儲(chǔ)器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的 MCS51 指令集和輸出管腳相兼容。由于將多功能 8 位 CPU和閃爍存儲(chǔ)器組合在單個(gè)芯片中， ATMEL 的 AT89C51是一種高效微控制器， AT89C2051 是它的一種精簡(jiǎn)版本。 AT89C51 單片機(jī)為很多嵌 入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案 [1]。 主要特性 [12]：與 MCS51 兼容 、 4K 字節(jié)可編程閃爍存儲(chǔ)器 、 壽命： 1000 寫(xiě) /擦循環(huán) 、 數(shù)據(jù)保留時(shí)間 為 10 年 、 全靜態(tài)工作 于 0Hz 到 24Hz、 三級(jí)程序存儲(chǔ)器鎖定 、 128*8位內(nèi)部 RAM、 32 位 可編程 I/O 線(xiàn) 、 兩個(gè) 16 位定時(shí)器 /計(jì)數(shù)器 、 5 個(gè)中斷源 、 可編程串行通道 、 低功耗的閑置和掉電模式 、 片內(nèi)振蕩器和時(shí)鐘電路 。 其引腳圖如圖 所示 : 湖南人文科技學(xué)院課程設(shè)計(jì) 9 圖 AT89C51 單片機(jī)引腳圖 管腳說(shuō)明： VCC：供電電壓。 GND：接地。 P0 口： P0 口為一個(gè) 8 位漏 級(jí)開(kāi)路雙向 I/O 口，每腳可吸收 8TTL 門(mén)電流。當(dāng) P1 口的管腳第一次寫(xiě) “1”時(shí) ， 被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時(shí)， P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗(yàn)時(shí)， P0 輸出原碼，此時(shí) P0 外部必須被拉高。 P1 口： P1 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出4 個(gè) TTL 門(mén)電流。 P1 口管腳寫(xiě)入 “1”后，被內(nèi)部上拉為高，可用作輸入， P1 口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程和校驗(yàn)時(shí)， P1口作為第八位地址接收。 P2 口： P2 口為一個(gè)內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4個(gè) TTL 門(mén)電流，當(dāng) P2 口被寫(xiě) “1”時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時(shí)， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2口當(dāng)用于外部程序存儲(chǔ)器或 16 位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)， P2 口輸出地址的高八位。在給出地址 “1”時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫(xiě)時(shí)， P2 口輸出其特殊功能寄存器的內(nèi)容。 P2 口在 FLASH 編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制 信號(hào)。 湖南人文科技學(xué)院課程設(shè)計(jì) 10 P3 口： P3 口管腳是 8 個(gè)帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個(gè) TTL 門(mén)電流。當(dāng) P3 口寫(xiě)入 “1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 P3 口同時(shí)為閃爍編程和編程校驗(yàn)接收一些控制信號(hào)。 P3 口也可作為 AT89C51 的一些特殊功能口，如 表 所示 ： 表 P3 口各引腳功能表 接口 管腳 備選功能 RXD 串行輸入口 TXD 串行輸出口 /INT0 外部中斷 0 /INT1 外部中斷 1 T0 記時(shí)器 0 外部輸入 T1 記時(shí)器 1 外部輸入 /WR 外部數(shù)據(jù)存儲(chǔ)器寫(xiě)選通 /RD 外部數(shù)據(jù)存儲(chǔ)器讀選通 RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位時(shí)，要保持 RST 腳兩個(gè)機(jī)器周期的高電平時(shí)間。 ALE/PROG：當(dāng)訪(fǎng)問(wèn)外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時(shí)， ALE 端以不變的頻率周期輸出正脈沖信號(hào)，此頻率為振蕩器頻率的 1/6。因此它可用作對(duì)外部輸出的脈沖或用于定時(shí)目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過(guò)一個(gè) ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 “0”。此時(shí)， ALE 只有在執(zhí)行 MOVX，MOVC 指令是 ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無(wú)效。 /PSEN：外部程序存儲(chǔ)器的選通信號(hào)。在由外部程序存儲(chǔ)器取指期間，每個(gè)機(jī)器周期兩次 /PSEN 有效。但在訪(fǎng)問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的 /PSEN 信號(hào)將不出現(xiàn)。 /EA/VPP：當(dāng) /EA 保持低電平時(shí)，則在此期間外 部程序存儲(chǔ)器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲(chǔ)器。注意加密方式 1 時(shí)， /EA 將內(nèi)部鎖定為 RESET；當(dāng) /EA 端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。在 FLASH 編程期間，此引腳也用于施加 12V編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工作電路的輸入。 XTAL2：來(lái)自反向振蕩器的輸出。 振蕩器特性： XTAL1 和 XTAL2 分別為反向放大器的輸入和輸出。該反向放大器可以配置為片內(nèi)振蕩器。石晶振蕩和陶瓷振蕩均可采用。如采用外部時(shí)鐘源驅(qū)動(dòng)器件， XTAL2 應(yīng)不接。有余輸入至內(nèi)部時(shí)鐘信 號(hào)要通過(guò)一個(gè)二分頻觸發(fā)器，因此對(duì)外部時(shí)鐘信號(hào)的脈寬無(wú)任何要求，但必須保證脈沖的高低電平要求的寬度。 湖南人文科技學(xué)院課程設(shè)計(jì) 11 芯片擦除： 整個(gè) PEROM 陣列和三個(gè)鎖定位的電擦除可通過(guò)正確的控制信號(hào)組合，并保持 ALE管腳處于低電平 10ms 來(lái)完成。在芯片擦操作中，代碼陣列全被寫(xiě) “1”且在任何非空存儲(chǔ)字節(jié)被重復(fù)編程以前，該操作必須被執(zhí)行。 此外， AT89C51 設(shè)有穩(wěn)態(tài)邏輯，可以在低到零頻率的條件下靜態(tài)邏輯，支持兩種軟件可選的掉電模式。在閑置模式下， CPU停止工作。但 RAM，定時(shí)器，計(jì)數(shù)器，串口和中斷系統(tǒng)仍在工作。在掉電模式下，保存 RAM 的內(nèi)容并且凍結(jié)振蕩器，禁止所用其他芯片功能，直到下一個(gè)硬件復(fù)位為止。 功率放大驅(qū)動(dòng)芯片介紹 在直流電動(dòng)機(jī)的驅(qū)動(dòng)中 , 對(duì)大功率的電動(dòng)機(jī)常采用 IGBT 作為主開(kāi)關(guān)元件 。 對(duì)中小功率的電機(jī)常采用功率場(chǎng)效應(yīng)管作為主開(kāi)關(guān)元件 , 另外還可以采用集成電路來(lái)完成對(duì)電機(jī)的驅(qū)動(dòng) [13]。本系統(tǒng)采用集成電路 L293D 來(lái)驅(qū)動(dòng)電機(jī)。 L293D 內(nèi)部包含 4 通道邏輯驅(qū)動(dòng)電路 ， 是一種二相和四相電機(jī)的專(zhuān)用驅(qū)動(dòng)器，即內(nèi)含二個(gè) H 橋的高電壓大電流雙全橋式驅(qū)動(dòng)器，接收標(biāo)準(zhǔn) TTL 邏輯電平信號(hào)，可驅(qū)動(dòng) 46V、 2A 以下的電機(jī)。其引腳排列如下圖 所示， L293D 可驅(qū)動(dòng) 2 個(gè)電機(jī)， OUTl、 OUT2 和 OUT OUT4 之間分別接 2個(gè)電動(dòng)機(jī)。 ENA， ENB 接控制使能端，控制電機(jī)的停轉(zhuǎn)。 L293D 的邏輯功能如表 所示 。 表 L293DN 邏輯功能表 ENA(B) IN1(IN3） IN2(IN4) 電機(jī)運(yùn)行狀況 H H L 正轉(zhuǎn) H L H 反轉(zhuǎn) H 同 IN2(IN4) 同 IN1(IN3） 快速停止 L X X 停止 其引 腳圖如圖 所示 : 湖南人文科技學(xué)院課程設(shè)計(jì) 12 圖 L293D 的引腳圖 引腳介紹： 第 6 腳： A 電機(jī)輸出端口。 第 16 腳：接邏輯控制的 +5V電源。 第 1 腳： A 橋使能端口。 第 7 腳：輸入標(biāo)準(zhǔn) TTL 電點(diǎn)平對(duì) A 橋的輸出 OUT OUT2 進(jìn)行控制。 第 1 13 腳：接電源地。 第 8 腳：接電機(jī)驅(qū)動(dòng)電源，最高可達(dá) 50V。 第 9 腳： B 橋使能端口。 第 15 腳：輸入標(biāo)準(zhǔn) TTL 電平對(duì) B 橋的輸出 OUT OUT4 進(jìn)行控制。 第 1 14 腳： B 電機(jī)輸出端口。 系統(tǒng)軟件設(shè)計(jì) C 語(yǔ)言程序設(shè)計(jì) /*