【文章內(nèi)容簡介】 的功 能及其設(shè)置。重要寄存器的定義、類型、參數(shù)、功能，詳見表 22。 表 22 SCI 寄存器 SCI 寄存器，前綴 SCI_ 寄存器 類型 復(fù)位值 時(shí)間 縮寫 [bits] 描述 0x0 RW 0x800 70 CLKI MODE 模式控制 0x1 RW 0x3C 40 CLKI STATUS VS1003 狀態(tài) 0x2 RW 0 2100 CLKI BASS 內(nèi)置低音 /高音增強(qiáng)器 0x3 RW 0 11000 XTALI CLOCKF 時(shí)鐘頻率 +倍頻數(shù) 0x5 RW 0 3200 CLKI AUDATA 0xB RW 0 2100 CLKI VOL 音量控制 通過上面的介紹簡略的了解所用寄存器的名字、功能，但在使用過程中需要對(duì)各寄存器進(jìn)行詳細(xì)設(shè)置。 下面將 VS1003 所用寄存器逐一進(jìn)行詳細(xì)介紹： 電子信息工程系畢業(yè)論文 7 在 SCI 寄存器中 SCI_MODE 用于控制 VS1003 的操作，其缺省值為 0x0800。 MODE(地址 0X0， RW，可讀寫 )模式寄存器在 VS1003 中是一個(gè)比較重要的寄存器，其每一位都對(duì)應(yīng)著 VS1003 的不同設(shè)置。 bit0:SM_DIFF 微分。 SM_DIFF=0 正常音頻相位； SM_DIFF=1 左聲道反轉(zhuǎn)。當(dāng) SM_DIFF 置位時(shí)， VS1003 將左聲道反相輸出，立體聲輸入將產(chǎn)生環(huán)繞效果，對(duì)于單聲道輸入將產(chǎn)生差分 (反相 )左 /右聲道信號(hào)。 bit1:SM_SETTOZERO 置零。 bit2:SM_RESET。 SM_RESET=1， VS1003 軟復(fù)位。軟復(fù)位之后該位會(huì)自動(dòng)清零。 bit3:SM_OUTOFWAV。 SM_OUTOFWAV=1，停止 WAV 解碼。當(dāng)你要中途停止 WAV、 WMA 或者M(jìn)IDI 文件的解碼時(shí)，置位 SM_OUTOFWAV，并向 VS1003 持續(xù)發(fā)送數(shù)據(jù) (對(duì)于WAV 文件發(fā)送 0)直到將 SM_OUTOFWAV 清零 ?同時(shí) SCI_HIDAT1 也將被清零。 bit4:SM_PDOWN。 SM_PDOWN=1，軟件省電模式，該模式不及硬件省電模式 (可由 VS1003 的XRESET 來激活 )。 bit5:SM_TESTS。 SM_TESTS=1，進(jìn)入 SDI 測試模式。 bit6:SM_STREAM。 SM_STREAM=1，使能 VS1003 的流模式。 bit7:SM_PLUSV。 SM_PLUSV=1， MP3+V 解碼使能。 bit8:SM_DACT。 SM_DACT=0， SCLK 上升沿有效； SM_DACT=1， SCLK 下降沿有效。 bit9:SM_SDIORD。 SM_SDIORD=0 ， SDI 總線字節(jié)數(shù)據(jù) MSB 在 前 ， 即 須 先 發(fā) 送MSB?SM_SDIORD=1， SDI 總線字節(jié)數(shù)據(jù) LSB 在前，即須先發(fā)送 LSB?該位的設(shè)置不會(huì)影響 SCI 總線。 bit10:SM_SDISHARE。 SM_SDISHARE=1， SDI 與 SCI 將共用一個(gè)片選信號(hào) (同時(shí) SM_SDINEW=1)，即將 XDCS 與 XCS 這兩根信號(hào)線合為一條，能省去一個(gè) I/O 口。 bit11:SM_SDINEW。 SM_SDINEW=1， VS1002 本地模 式 (新模式 )。 VS1003 在啟動(dòng)后默認(rèn)進(jìn)入該模式。 (這里所說的模式指的是總線模式。 ) 電子信息工程系畢業(yè)論文 8 bit12:SM_ADPCM。 SM_ADPCM=1， ADPCM 錄音使能。同時(shí)置位 SM_ADPCM 和 SM_RESET將使能 VS1003 的 IMA ADPCM 錄音功能。 bit13:SM_ADPCM_HP。 SM_ADPCOM_HP=1 ，使能 ADPCM 高 通 濾 波 器 。 同 時(shí) 置 位SM_ADPCM_HP、 SM_ADPCM 和 SM_RESET 將開啟 ADPCM 錄音用高通濾波器，對(duì)錄音時(shí)的背景噪音有一定的抑制作用。 bit14:SM_LINE_IN 錄音輸入選擇。 SMLINE_IN=1，選擇線入 (line in)?SM_LINE_IN=0，選擇麥克風(fēng)輸入 (默認(rèn) )。 SCI_BASS(地址 0X2， RW，可讀寫 )重音 /高音設(shè)置寄存器。 VS1003 的內(nèi)置的重音增強(qiáng)器 VSBE 是種高質(zhì)量的重音增強(qiáng) DSP 算法，能夠最大限度的避免音頻削波。當(dāng) SB_AMPLITUDE(bit:7~4)不為零時(shí)，重音增強(qiáng)器將使能?？梢愿鶕?jù)個(gè)人需要來設(shè)置 SB_AMPLITUDE。例如 SCI_BASS=0x00f6，即對(duì) 60Hz 以下的音頻信號(hào)進(jìn)行 15dB 的增強(qiáng)。當(dāng) ST_AMPLITUDE(bit:15~12)不為零時(shí)，高音增強(qiáng)將使能。例如， SCI_BASS=0x7a00，即 10kHz 以上的音頻信號(hào)進(jìn)行 的增強(qiáng)。 SCI_CLOCKF(地址 0X3， RW，可讀寫 )。 bit15~bit13:SC_MULT時(shí)鐘輸入 XTALI的倍頻設(shè)置，設(shè)置之后將啟動(dòng) VS1003內(nèi)置的倍頻器。 bit12~bit11:SC_ADD 用于在 WMA 流解碼時(shí)給倍頻器增加的額外的倍頻值。 bit10~bit0:SC_FREQ 當(dāng) XTALI 輸入的時(shí)鐘不是 時(shí)才需要設(shè)置該位段，其默認(rèn)值為 0，即 VS1003 默認(rèn)使用的是 的輸入時(shí)鐘。 SCI_AUDATA(地址 0X5， RW，可讀寫 )。 當(dāng)進(jìn)行正確的解碼時(shí)，該寄存器的值為當(dāng)前的采樣率 (bit:15~bit1)和所使用的聲道 (bit0)。采樣率須 2 的倍數(shù) ； bit0=0，單聲道數(shù)據(jù)， bit0=1，立體聲數(shù)據(jù)。寫該寄存器半直接改變采樣率。 SCI_VOL(地址 0XB， RW，可讀寫 )。 音量控制寄存器。高八位用于設(shè)置左聲道，低八位用于設(shè)置右聲道。設(shè)置值為最大竟是的衰減倍數(shù)，步進(jìn)值為 ，范圍為 0 到 255。最大竟是的設(shè)置值為 0x0000，而靜音為 0xffff。例如：左聲道：173。 ，右聲道：173。 ，則SCI_VOL=(4X256)+7=0x0407。硬件復(fù)位將使 SCI_VOL 清零 (最大音量 )，而軟件復(fù)位將不改變音量設(shè)置值。 (設(shè)置靜音 (SCI_COL=0XFFFF)將關(guān)閉模擬 部分的供電。 ) 數(shù)據(jù)通信 VS1003 與核心控制器 STC12C5A60S2 的數(shù)據(jù)通信是通過 SPI 總線方式進(jìn)行電子信息工程系畢業(yè)論文 9 的。 VS1003 通過串行命令接口 (SCI)和串行數(shù)據(jù)接口 (SDI)來接收 STC12C5A60S2的控制命令和 MP3 的數(shù)據(jù)；通過 xCS、 xDCS 引腳的置 高 /低來確認(rèn)是哪一個(gè)接口處于傳送狀態(tài)。 VS1003 的功能控制，是通過 SCI 口寫入特定寄存器實(shí)現(xiàn)的。 在音頻流解碼系統(tǒng)中，要以 VS1003 為從機(jī)數(shù)據(jù)應(yīng)答模塊得到順暢的模擬音頻流，必須依據(jù) VS1003 關(guān)于 SPI 協(xié)議下其自身特定的 SPI 工作原理對(duì)STC12C5A60S2 進(jìn)行編程控制才能實(shí)現(xiàn)。 VS1003 特定的 SPI 協(xié)議可分為兩大類：SCI( Serial Command Interface，串行命令接口 )傳輸和 SDI( Serial Data Interface，串行數(shù)據(jù)接口 )傳輸 SCI 傳輸是指 VS1003 為實(shí)現(xiàn) 基于 SPI 協(xié)議的數(shù)據(jù)傳輸而率先進(jìn)行的命令傳輸。該命令傳輸也是基于 SPI 協(xié)議，但具體協(xié)議內(nèi)容因命令的不同而不同。 STC12C5A60S2 必須完全依據(jù) SCI 命令的協(xié)議格式去編寫代碼才有可能實(shí)現(xiàn)初步的 SPI 通信。由于 SPI 協(xié)議本身是全雙工的同步通信方式，因此對(duì)于SCI 傳輸過程， VS1003 定義了讀、寫 2 套命令操作機(jī)制。寫命令操作相對(duì)于讀命令操作更為重要，主要用于告知從機(jī)關(guān)于數(shù)據(jù)通信的具體類別，而讀命令操作只在某些調(diào)試中用于監(jiān)視通信是否正常。數(shù)據(jù)應(yīng)答是衡量 SPI 數(shù)據(jù)是否被從機(jī)正確接收和從機(jī)是否準(zhǔn)備接收下一批 SPI 數(shù) 據(jù)的重要標(biāo)識(shí)信號(hào)。在硬件上該控制位是獨(dú)立的，是 VS1003 獨(dú)有的數(shù)據(jù)請(qǐng)求返回管腳。畢竟無論是 SCI 傳輸還是 SDI傳輸， VS1003 在整個(gè)系統(tǒng)的 SPI 傳輸中都是完全被動(dòng)地接收數(shù)據(jù)的，而 VS1003本身還承擔(dān)著實(shí)時(shí)處理音頻數(shù)據(jù)的責(zé)任，如果 VS1003 的處理時(shí)序與主機(jī)的傳輸時(shí)序發(fā)生了沖突，那么 VS1003 被動(dòng)接收的數(shù)據(jù)將變得無效，進(jìn)而使整個(gè)系統(tǒng)數(shù)據(jù)傳輸失效；如果 VS1003 在被動(dòng)接收數(shù)據(jù)的前提下能夠根據(jù)自身的數(shù)據(jù)處理時(shí)序發(fā)出數(shù)據(jù)請(qǐng)求標(biāo)識(shí)，表明在某一段時(shí)間內(nèi)數(shù)據(jù)傳輸可以進(jìn)行，在另一段時(shí)間內(nèi)數(shù)據(jù)傳輸需要稍微暫停一下， 那么整個(gè) SPI 數(shù)據(jù)傳輸就會(huì)與音頻信號(hào)處理時(shí)序協(xié)調(diào)起來，實(shí)現(xiàn)流暢的音頻數(shù)據(jù)傳輸和處理。因此數(shù)據(jù)應(yīng)答是一個(gè)非常重要的通信標(biāo)識(shí)邏輯，完全由 VS1003 自動(dòng)產(chǎn)生。對(duì)于主機(jī)則必須時(shí)刻依據(jù)數(shù)據(jù)應(yīng)答調(diào)整 SPI傳輸時(shí)序。 VS1003 的 SCI 傳輸協(xié)議通常包含一個(gè) 8 bit 的指令字節(jié)、一個(gè) 8 bit 的地址字節(jié)和一個(gè) 16 bit 的數(shù)據(jù)字節(jié)。具體操作通常由 8 bit 的指令字節(jié)來確定。每次 SCI傳輸后數(shù)據(jù)請(qǐng)求返回管腳 ( DREQ)都會(huì)被設(shè)置為低， VS1003 是不允許在數(shù)據(jù)請(qǐng)求返回管腳變?yōu)楦咧伴_始新的 SCI 或 SDI 傳輸?shù)摹? SDI 傳輸是指 VS1003 基于 SPI 協(xié)議的數(shù)據(jù)傳輸，完全是音頻流數(shù)據(jù)， VS1003在接收 SDI數(shù)據(jù)的同時(shí)完成片內(nèi)的音頻解碼數(shù)據(jù)處理任務(wù)，以 2B為單位進(jìn)行 SDI數(shù)據(jù)的傳輸和處理，每傳輸完 2B 的二進(jìn)制音頻數(shù)據(jù)， VS1003 就在數(shù)據(jù)請(qǐng)求返回管腳上設(shè)置一個(gè)低電平。該管腳在再次變?yōu)楦唠娖街埃鳈C(jī)不能連續(xù)向從機(jī)發(fā)送 SDI 數(shù)據(jù)，否則數(shù)據(jù)將被自動(dòng)舍棄無效。 SCI 讀數(shù)據(jù)過程如圖 22 所示。 電子信息工程系畢業(yè)論文 10 圖 22 SCI 讀數(shù)據(jù) XCS 線就是該系統(tǒng)的 CS 信號(hào)傳輸線。它本身只是一個(gè)片選和使能的功能。VS1003 的內(nèi)部地址里都有固定的參數(shù)作 為內(nèi)存數(shù)據(jù)，當(dāng)對(duì)這些內(nèi)部地址進(jìn)行讀操作時(shí)就會(huì)把里邊的參數(shù)讀出來。因此，首先 STC12C5A60S2 的 XCS 線上信號(hào)需要拉低以選擇芯片，這是 SPI 協(xié)議的一個(gè)關(guān)鍵。然后讀指令代碼 0x03 將會(huì)通過 STC12C5A60S2 的 SI 管腳被傳輸至 VS1003。讀指令代碼之后緊跟一個(gè) 8bit的地址字節(jié)。在該地址被讀入之后，任何在 SI 管腳上傳輸?shù)臄?shù)據(jù)都將被忽略。剛才所傳輸?shù)刂房臻g中包含的 16bit 固定參數(shù)將會(huì)緊跟著在 SO 管腳上返回給STC12C5A60S2，用于監(jiān)視通信。數(shù)據(jù)傳輸完成后， XCS 線上的信號(hào)需要被拉高。最后 VS1003 的 DREQ 管腳上的信號(hào)會(huì)因?yàn)?VS1003 的處理而有短暫的拉低，很快會(huì)自動(dòng)變?yōu)楦唠娖揭杂酉乱粋€(gè) SCI 指令。 SCI 寫數(shù)據(jù)過程如圖 23 所示。 圖 23 SCI 寫數(shù)據(jù) 它與 SCI 讀數(shù)據(jù)類似，也是先將 XCS 線拉低以選擇芯片。然后寫指令代碼0x02 經(jīng)由 SI 管腳被傳輸至 VS1003。寫指令代碼之后也是一個(gè) 8 bit 的地址字節(jié)，只不過該地址是用來存放將要傳輸來的 SPI 數(shù)據(jù)的。整個(gè)過程中 SO 管腳是閑置的。 在整個(gè)數(shù)據(jù)傳輸過程中， SCI 傳輸與 SDI 傳輸之間是緊密跟進(jìn)的，因此在編電子信息工程系畢業(yè)論文 11 寫代碼時(shí)必須非常注意真正的時(shí)序， 尤其是注意 DREQ 信號(hào)的高低狀態(tài)和 XCS線的高低選擇。對(duì)于圖 24 所示的 2 個(gè)相鄰的 SCI 命令傳輸過程， XCS 信號(hào)必須在 2 個(gè) SCI 傳輸中被拉高，當(dāng)檢測到 DREQ 線上信號(hào)變高后再拉低以進(jìn)行 SCI傳輸。而對(duì)于圖 25 所示的 2 個(gè)相鄰的 SDI 字節(jié)傳輸過程，由于傳輸?shù)闹皇?SDI數(shù)據(jù)，完全沒有必要采取 DREQ 的中斷。因此 XCS 信號(hào)可持續(xù)走高以放心通信，直到 2B 的 SDI 數(shù)據(jù)傳完，再看 DREQ 管腳上的信號(hào)以判斷是否繼續(xù)通信。 2 個(gè)SDI 傳輸之間的 SCI 傳輸過程 (見圖 26)，只要有 SCI 傳輸，在傳輸完成之后就一定存在一個(gè) DREQ 低電平返回， DREQ 與 SCI 傳輸是匹配的。 圖 24 兩個(gè)相鄰的 SCI 命令 (4B)傳輸過程 圖 25 兩個(gè)相鄰的 SDI 字節(jié)傳輸過程 電子信息工程系畢業(yè)論文 12 圖 26 兩個(gè) SDI 傳輸之間的 SCI 傳輸過程 模塊設(shè)計(jì)及其與單片機(jī)的連接 通過上面的幾節(jié)對(duì) VS1003 的介紹，能初步的對(duì) VS1003 進(jìn)行硬件設(shè)計(jì)，VS1003 工作時(shí)需要 、 的電壓提供，為了模塊的小型化本設(shè)計(jì)中采用穩(wěn)壓芯片將單片機(jī)工作電壓 (5V)降壓到 、 提供給 VS1003 的 I/O 電源與模擬電源、處理器工作電壓。要使 VS1003 工作必須在 1 18 腳接晶振電路； 3腳 (異步復(fù)位端 )接上電復(fù)位電路； 8 腳 (數(shù)據(jù)請(qǐng)求 )需要與控制器連接； 334 腳 (通用 I/O 口 )這里沒有用到下拉 100K 電阻； 13 腳 (數(shù)據(jù)片選 /字節(jié)同步 )需要與控制器連接； 23 腳 (片選信號(hào) )需要與控制器連接； 26 腳 (UART 接收口 )本設(shè)計(jì)不用但需要接 IOVDD