硬連線控制器設(shè)計(編輯修改稿)
2024-09-07 12:04 本頁面
【文章內(nèi)容簡介】 有的信號進(jìn)行初始化，表示clear以后的狀態(tài)，只有STOP有效；state1表示W(wǎng)1有效時的狀態(tài)，具體又可以按照SWC~SWA的不同進(jìn)行不同的賦值與操作；state2表示W(wǎng)2有效時的狀態(tài)，再根據(jù)SW的不同進(jìn)行賦值；state3表示W(wǎng)3有效時的狀態(tài)。正常情況下一個狀態(tài)完成以后進(jìn)入下一狀態(tài)，但有很多情況下是不行的，比如寫存儲器、讀存儲器、寫寄存器等操作。于是需要根據(jù)對ST0信號、SHORT信號、LONG信號等進(jìn)行判別來進(jìn)行不同狀態(tài)之間的轉(zhuǎn)化。具體為：從state0開始，若sw符合要求（5），進(jìn)入state1，否則回到state0；state1：若執(zhí)行程序且ST0=0或讀存儲器或?qū)懘鎯ζ鳎瑒t下一狀態(tài)仍為state1，否則下一狀態(tài)為state2；state2：若為執(zhí)行指令的LD或ST，則下一狀態(tài)為state3，若為寫寄存器操作且ST0=0或執(zhí)行指令但不為LD或ST，則下一狀態(tài)為W1，若都不符合，下一狀態(tài)為初始狀態(tài)state0；state3：直接回到state1；源程序壓縮包：CPU為源程序，其余程序為測試程序，程序名字表示所測試的指令或工作臺模式。七、Modelsim仿真過程程序編譯成功后，開始編寫仿真程序，進(jìn)行仿真。因為對仿真程序的掌握不是很完善，剛開始我們組就出了很多問題，不是時序的問題就是賦值的問題。感謝同學(xué)和教員的耐心指導(dǎo)和幫助。因為篇幅問題，在此僅貼出操作臺操作和部分有代表性的指令的仿真過程，（ADD，AND，LD，JC，JMP，STP）其余仿真代碼在程序包里，因為并沒有燒到芯片里，也沒有真正的實現(xiàn)，所以實際源程序可能還存在著一些問題。（一） 操作臺模式仿真過程（SW為001）寫存儲器只需要W1,仿真圖如圖4所示：圖4 寫存儲器過程仿真圖（SW為010）讀存儲器的過程在時序上與寫存儲器類似，都只需W1。仿真圖如圖5所示：圖5讀存儲器過程仿真圖（SW為011）讀寄存器過程需要W1和W2。圖6 讀寄存器過程仿真圖（SW為100）寫寄存器過程各需要兩個W1，W2。并用ST0作為時序判定條件圖7 寫寄存器過程仿真圖（二） 指令執(zhí)行過程仿真1. ADD指令執(zhí)行過程仿真（SW為000，IR7~4為0001）SUB與ADD類似。圖8 ADD指令執(zhí)行仿真圖2. AND指令仿真過程（SW為000，IR7~4為0011）INC與AND類似。圖9 AND指令執(zhí)行仿真圖3. LD指令仿真過程（SW為000，IR7~4為0101）ST與LD類似。圖10 LD指令執(zhí)行仿真圖4. JC指令仿真過程（SW為000，IR7~4為1000，此時C=1）JZ與JC類似。圖11 JC指令執(zhí)行仿真圖（SW為000，IR7~4為1001）圖12 JMP指令執(zhí)行仿真圖（SW為000，IR7~4為1110）圖13 STP指令執(zhí)行仿真圖八、測試程序 測試程序是在源程序編寫完成并仿真成功并燒到芯片里以后用于在模型計算機(jī)上完整的測試源程序的。測試程序的編寫過程中，我們組盡可能的利用上所有的指令，使得每條指令都能測試一遍，以便更好的測試性能和正確性，但因為并沒有燒到芯片里，所以測試程序并沒有起到作用。地址指令十六進(jìn)制機(jī)器代碼二進(jìn)制機(jī)器代碼00HLD 53H0101001101HINC 4CH0100110002HSUB 21H
物理相關(guān)推薦
鄂ICP備17016276號-1