dsp課程設(shè)計論文-基于dsp的bios語音通信功能的實現(xiàn)(編輯修改稿)
2025-09-06 10:33 本頁面
【文章內(nèi)容簡介】 引腳名稱 輸入/輸出 引腳的作用DX O 數(shù)據(jù)的發(fā)送DR I 數(shù)據(jù)的接受FSX I 發(fā)送輸出的幀同步脈沖DSPBIOS 模塊設(shè)計4FSR I 接收輸入的幀同步脈沖CLKX I 接受時鐘CLKR I 發(fā)送時鐘上述引腳的具體作用：引腳名稱 輸入/輸出 引腳定義MCLK I 主時鐘輸入腳DIN I 數(shù)據(jù)輸入腳。DIN 接收來自 DSP 的輸入數(shù)據(jù)，與 SCLK 同步。FS 為低電位時，在 SCLK 的下降沿數(shù)據(jù)被鎖存。DOUT O 數(shù)據(jù)輸出腳。DOUT 輸出 ADC 或寄存器的數(shù)據(jù)，與 SCLK 同步。FS 為低電位時，在 SCLK 的上升沿數(shù)據(jù)被送出。FS I/O 幀同步信號。當(dāng) M/S 為高電位，F(xiàn)S 輸出信號；當(dāng) M/S 為低電位時，F(xiàn)S 為輸入信號。低有效FSD 0 幀延時輸出腳SCLK I/O 移位時鐘腳。當(dāng) M/S 為高點位時，SCLK 為輸出信號，其值為 FS 信號的 256 倍；當(dāng) M/S 為低電位時，SCLK 為輸入信號。M/S I 主/從工作模式選擇管腳TLC274 是 TI 公司出品的低功耗 LinCMOSE 工藝雙電源四運放，用于語音信號的前級放大和調(diào)理。 TLC274 R26TMS320VC5402PGE100 是 TI 公司出品的 16 位定點數(shù)字信號處理器（DSP） 。指令執(zhí)行速率高達 100MIPS，已經(jīng)廣泛用于實時語音處理、個人數(shù)字助理 PDA 和數(shù)字無線通信等嵌入式系統(tǒng)，具有低功耗，高性能的特點。華東交通大學(xué)課程設(shè)計5EPM7128SLC8415 是 ALTERA 生產(chǎn)的 CPLD 用于 SYEVM5402()的譯碼和擴展功能，用戶可通過修改 CPLD 改變 SYEVM5402()的內(nèi)存配置，復(fù)位信號，外設(shè)配置等，也可擴展其他功能以適應(yīng)不同的外設(shè)芯片。TLC320AD50 是 TI 公司出品的語音采集和輸出集成芯片，最大采樣率，16bit。R26 10K 可變電阻，用于調(diào)整 AD50 的參考電壓。CRYSTALLCRYSTALL 10M 有源晶振提供給 DSP，CPLD 和 AD50 作為時鐘信號源。ST1 為復(fù)位按鈕，按下后輸出低電平經(jīng) CPLD 與其它復(fù)位信號綜合后復(fù)位 DSP。 S1 J1J1 為 CPLD 的下載接口，用于下載 CPLD 程序。1J7 為板上外設(shè)接口，包括 MCBSP0、MCBSP1，外部中斷，高位地址，16C550 的輸出。DSPBIOS 模塊設(shè)計6 JP7 JTAG11JTAG1 插座管腳 仿真器采用邊界掃描技術(shù)和 DSP 芯片通過 JTAG 口相連接，實現(xiàn)了主機對 DSP 芯片的完全檢測和控制。JTAG1 口提供給用戶以使仿真器下載程序的方法。管腳編號 名稱 管腳編號 名稱1 TMS 2 TRST3 TDI 4 GND5 PD(+5V) 6 不接7 TD0 8 GND9 TCKRET 10 GND11 TCK 12 GND13 EMU0 14 EMU11PHONE2 為模擬信號輸入口1PHONE1 為模擬信號輸出口華東交通大學(xué)課程設(shè)計7 ：JP1 是 AD50 與 MCBSP1 接口使能：如下圖所示：12 將 AD50 的同步串行口連接到 MCBSP123 將 MCBSP1 釋放到外部接口初始配置：12JP3(CLKMD1) ,JP5(CLKMD2),JP4(CLKMD3)跳線示意圖改變 JP3(CLKMD1) ,JP5(CLKMD2),JP4(CLKMD3)可以選擇時鐘倍頻數(shù)，從而改變 CPLD 運行速度，示意圖如下所示：12 CLKMDx=123 CLKMDx=0初始配置：JP3::12,JP4:23,JP5:23DSPBIOS 模塊設(shè)計8JP6 跳線示意圖JP6 為 MP/MC 方式選擇12：MP(微處理器模式)23：MC（微電腦模式）初始配置：JP6：12JP10 跳線示意圖JP10 為參考源選擇，可以選擇固定的 0V 或通過 R26 得到可調(diào)的參考電平，范圍：0~5V。 示意圖如下：12 直流輸入23 交流輸入JP12 為程序空間配置選擇JP13,JP14,JP15 為數(shù)據(jù)空間配置選擇 芯片工作原理此次主要用到 DSP 芯片，其晶體振蕩器的頻率為 100MHZ,在接受輸入和發(fā)送輸出的幀同步脈沖為高電平時，并且接收時鐘和發(fā)送時鐘到來，進行數(shù)據(jù)的接受和發(fā)送，芯片主要是對數(shù)字信號處理的過程華東交通大學(xué)課程設(shè)計9其次是 CPLD(可編程邏輯器件)其是從 PAL 和 GAL 器件發(fā)展出來的器件，相對而言規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于大規(guī)模集成電路范圍。是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計方法是借助集成開發(fā)軟件平臺，用原理圖、硬件描述語言等方法，生成相應(yīng)的目標文件，通過下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標芯片中，實現(xiàn)設(shè)計的數(shù)字系統(tǒng)。如下芯片為 84 管腳芯片，其通過 JTA
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號-1