【文章內(nèi)容簡介】 數(shù)。 F1= F2=解： F1*= F2*=—或表達式。(1) (1) F=AB+AC+A+BC=A+AC+BC=A+BC(2) (2) F=(3) (3) F=—或表達式。(1) (1) F(A,B,C,D)=ABC+ABD+(2) (2) F(A,B,C,D) = ∑m(0,2,4,6,8,10)(3) (3) F(A,B,C,D) = ∑m(1,7,910,11,12,13,15)解：(1) CDAB 00 01 11 1000 1 101 1 111 1 1 1 110 1 1 1 1 1 F=(2) CD AB 00 01 11 10 00 1 1 01 1 1 11 10 1 1 F= (3) CD AB 00 01 11 10 00 1 01 1 11 1 1 1 10 1 1 1 F=—或表達式。(1) (1) F(A,B,C,D)= Σm(3,6,8,9,11,12)+ Σd(0,1,2,13,14,15)(2) (2) F(A,B,C,D)= Σm(0,1,2,3,4,7,15)+ Σd(8,9,10,11,13,13)(3) (3) F(A,B,C,D)= Σm(2,4,6,7,12,15)+ Σd(0,1,3,8,9,11)解：(1) CDAB 00 01 11 1000 φ φ 1 φ01 111 1 φ φ φ10 1 1 1 F=(或) (2)CDAB 00 01 11 1000 1 1 1 101 1 111 φ φ 110 φ φ φ φ F=(3) CD AB 00 01 11 10 00 φ φ φ 1 01 1 1 1 11 1 1 10 φ φ φ F=(或)笫四章習題、答案思考題1. 1. 小規(guī)模集成、中規(guī)模集成、大規(guī)模集成和超大規(guī)模集成電路中包括的門數(shù)大約是多少？答:小規(guī)模集成中包括10~20個等效門 中規(guī)模集成中包括20~100個等效門 超大規(guī)模集成中包括100~1000個等效門.2. 2. 在數(shù)字電路中，正邏輯約定是如何定義的在邏輯電路中邏輯0對應低電位。邏輯1對應高電位,這中約定為正邏輯.3. 3. TTL門電路中各晶體管的作用？二極管和三極管在TTL門電路中作開關使用。4. 4. 什么是傳輸特性？開啟電壓、關閉電壓、閾值電壓和噪聲容限是如何定義的？以TTL門為例子予以說明。傳輸特性:它描述了輸入電壓從0電位上升到高電位時輸出電壓的變化情況.開啟電壓:當電路輸入端接額定負載時,使電路輸出端處于低電位上限所允許的最低輸入電位.關閉電壓:使電路輸出端處于高電位下限所允許的最高輸入電位.閾值電壓:通常將傳輸特性曲線中輸出電壓隨輸入電壓改變而急劇變化轉折區(qū)的終點對應的輸入電壓稱為閾值電壓.噪聲容限:在前一極輸出為最壞的情況下,.5. 5. 什么是傳輸延時？影響TTL門和CMOS門傳輸延時的主要因素是什么？傳輸延時:指與非門輸出波形相對于輸入波形的延時.影響TTL門的傳輸延時的主要因素是晶體管的開關特性,電路結構和電路中各電阻的阻值.6. 6. 什么是速度功耗積？速度功耗積:指門的傳輸延時和空載功耗的乘積.7. 7. 什么是扇出系數(shù)？TTL門和CMOS門的扇出系數(shù)是如何求得的？扇出系數(shù):是一個門能夠驅動同類型門的個數(shù).計算方法:TTL們輸出為高電位時，可帶動的門的個數(shù)為：輸出為高電位時的輸出電流IOH與輸入為高電位時的流入電流IIH之比,即NOH=∣IOH/IIH∣。 TTL們輸出為低電位是，可帶動的門的個數(shù)為：輸出為低電位灌入電流IIL與輸入為低電位時的流出電流IOL之比,即NOL=∣IOL/IIL∣8. 8. 什么是線或邏輯？什么是三態(tài)門？線或邏輯:指TTL門的輸出端用連線直接并聯(lián)在一起,構成的或邏輯.三態(tài)門:邏輯門中除了邏輯0邏輯1兩種邏輯狀態(tài)外,還有第三種狀態(tài)高阻狀態(tài)的門電路.9. 9. CMOS傳輸門的工作原理？(見P115 CMOS傳輸門)10. 10. TTL門與CMOS門相比，各有什么優(yōu)缺點？(抗干擾,功耗,工作速度和帶負載能力, P114115)11. 11. TTL門和CMOS門各主要參數(shù)的數(shù)量級約為多少？使用器件時應注意哪些問題？(P115)不通邏輯系列配合使用時，應注意哪些問題？(P118119)課后練習題1. 1. 雙極型三極管有（共集）（共基）和（共射）三種接法。2. 2. 按正邏輯約定，高電位對應（1）電位：低電位對應邏輯(0)電位3. 3. TTL門的主要電氣參數(shù)是涉及電路（工作速度）（功耗）（抗干擾能力）(驅動能力)的參數(shù)4. 4. TTL門電路的高電位為（）伏，低電位為（）伏：閾值電壓為（）伏：噪聲容限約為（）伏影響TTL門電路的傳輸延時的主要因素是（晶體管的開關特性,電路結構和電路中各電阻的阻值）5. 5. TTL門扇入扇出系數(shù)是根據(jù)一個門輸出為高電位時能夠給出的電流,以及在輸出低電位時,允許灌入的電流以及輸入高低電位時的輸入電流進行計算的。6. 6. CMOS門電路的高電位為（5）伏，低電位為（0）伏：閾值電壓為（）伏；噪聲容限約為電源的百分之三十以上（,見P114）7. 7. 影響CMOS門工作速度的主要因素是（負載電容）8. 8. CMOS門扇出系數(shù)是根據(jù)（P107）計算的9. 9. CMOS門功耗由（靜態(tài)）功耗和（動態(tài)）功耗兩部分組成。10. 10. 三態(tài)門的第三態(tài)是（高阻）狀態(tài)。練習題1. 1. 低功耗TTL非門的輸入輸出特性如下：，：。，流進電路的最大輸入電流是10μA:，最大輸入電流小于－（負號表示從輸入端流出）。TTL型7404集成電路由六個非門構成。，流進輸入端的最大電流為40uA；，最大輸入電流為－。當輸出灌入16mA時，；。試求一個7404型非門最多能帶幾個低功耗TTL門。解：NOH=?|I0H/IIH|=?|400/10?|=40, NOL=?|I0L/IIL|=?|16/?|==89∴ 一個7404型非門最多能帶40個低功耗TTL門(取較小的)2. 2. (類似41)根據(jù)第一題數(shù)據(jù)，求一個低功耗TTL門最多帶幾個低功耗TTL門。 解：NOH=?|I0H/IIH|=?|200/10?|=20, NOL=?|I0L/IIL|=?|?|==20 ∴ 一個低功耗TTL門最多帶20個低功耗TTL門,求一個低功耗TTL門最多能帶幾個低功耗TTL門。解：, 低功耗TTL門應選LS TTL那一行數(shù)據(jù)NOH=?|I0H/IIH|=?|400/20?|=20, NOL=?|I0L/IIL|=?|?|==20 ∴ 一個低功耗TTL門最多帶20個低功耗TTL門，靜態(tài)電源電流iD＝2uA，輸入信號為100KHZ的方波（上升時間和下降時間可以忽略不計），負載電容CL為200pF，試計算計算它的靜態(tài)功耗、動態(tài)功耗、和總功耗。(注：請參考P115,僅作了解)4.(42)（a）（b）（c）的F1,F2與F3的邏輯表達式。(a)(b)(c) 解：(a) F1=, (b) F2=, (c) F3=.解：(a) F==AB+CD6.(43),并注意利用每個函數(shù)F的隨意條件(a) (a) 用兩個或非門實現(xiàn)解： CD AB 00 01 11 10 00 1 1 1 01 11 Φ Φ 10 Φ 1 1 Φ F= Σd = A ≥1≥1 F B(b) (b) 用三個與非門實現(xiàn)解：F=＆ A B＆ F＆ D (c) (c) 用四個與非門實現(xiàn)F= CD解； AB 00 01 11 10 00 1 1 1 01 Φ Φ 11 1 10 Φ 1 1 1 化簡,得 F= 或 = ＆ C ＆＆ D F ＆ C D (一路輸入,應改為反相器符號) (c) (d) 解: (a) F1= (b) F2=(c) F3=(d) (d)F4==0和X=。 解: X=0時, F1=A, X=0時, F2, X=1時, F1=B X=1時, F2,并說明功能。 解:(a) F1=,與非門 (b) F2=,或非門 (c)=1時: F3=；=0時: F3為高阻,三態(tài)門 (d) F4=,與或非門(第5題),試對應畫出輸出F的波形。 解:由第5題已知 X F1 F2 0 A 1 B 根據(jù)上述邏輯關系,畫出F F2的波形如下圖,請估算出輸入分別為高電位和低電位時的噪聲容限UNH和UNL的值 解：UNH=UOHminUiHmin==UNL=UiLmaxUOLmax==第五章習題、答案習題思考題1．什么是組合邏輯電路？它們在邏輯行為和結構上有什么特點？2．如何對組合邏輯電路進行分析？3．組合邏輯電路的設計步驟？4．如何由任務的文字描述建立真值表？如何根據(jù)真值表寫出邏輯表達式？5．競爭和險象形成的原因？它們會有什么危害？6．什么是互斥輸入的編碼器？其邏輯表達式是如何利用隨意項得到最簡的？7．什么是優(yōu)先編碼器？其邏輯表達式是怎樣求得最簡的？8什么是譯碼器？如何設計和應用？9．什么是多路選擇器？如何設計和應用？10．如何用多路選擇器實現(xiàn)邏輯函數(shù)？11．什么是數(shù)值比較器？如何設計和應用？12．什么是全加器？如何設計？13．什么是逐位進位加法器？如何設計？14．什么是超前進位加法器？其設計的依據(jù)什么？填空題 1．組合邏輯電路的輸出僅與＿＿＿＿有關。組合邏輯電路沒有＿＿功能，在其電路