【文章內(nèi)容簡(jiǎn)介】 區(qū)輸入特性曲線 0 2 4 6 8 UCE(V)輸出特性曲線三極管各區(qū)的工作條件：1． 放大區(qū)：發(fā)射結(jié)正偏，集電結(jié)反偏：2． 飽和區(qū)：發(fā)射結(jié)正偏，集電結(jié)正偏；3． 截止區(qū)：發(fā)射結(jié)反偏，集電結(jié)反偏。 半導(dǎo)體三極管的好壞檢測(cè)a。先選量程：R﹡100或R﹡1K檔位 b。測(cè)量PNP型半導(dǎo)體三極管的發(fā)射極和集電極的正向電阻值:紅表筆接基極,黑表筆接發(fā)射極,所測(cè)得阻值為發(fā)射極正向電阻值,若將黑表筆接集電極(紅表筆不動(dòng)),所測(cè)得阻值便是集電極的正向電阻值,正向電阻值愈小愈好.c。測(cè)量PNP型半導(dǎo)體三極管的發(fā)射極和集電極的反向電阻值:將黑表筆接基極,紅表筆分別接發(fā)射極與集電極,所測(cè)得阻值分別為發(fā)射極和集電極的反向電阻,反向電阻愈小愈好.d。測(cè)量NPN型半導(dǎo)體三極管的發(fā)射極和集電極的正向電阻值的方法和測(cè)量PNP型半導(dǎo)體三極管的方法相反.第六節(jié) 場(chǎng)效應(yīng)管(MOS管)：FET(Fieldeffect transistor) 場(chǎng)效應(yīng)管分類：結(jié)型場(chǎng)效應(yīng)管和絕緣柵型場(chǎng)效應(yīng)管 場(chǎng)效應(yīng)管電路符號(hào)： D D G G 結(jié)型場(chǎng)效應(yīng)管 S S N溝道 P溝道:G(柵極),D(漏極),S(源極) D D D D GG G G 絕緣柵型場(chǎng)效應(yīng)管 S S S 增強(qiáng)型 S 耗盡型 N溝道 P溝道 N溝道 P溝道注：場(chǎng)效應(yīng)管屬于電壓控制型元件，又利用多子導(dǎo)電故稱單極型元件，且具有輸入電阻高，噪聲小，功耗低，無(wú)二次擊穿現(xiàn)象等優(yōu)點(diǎn)。：具有較高輸入電阻高、輸入電流低于零，幾乎不要向信號(hào)源吸取電流，在在基極注入電流的大小，直接影響集電極電流的大小，利用輸出電流控制輸出電源的半導(dǎo)體。 （1）場(chǎng)效應(yīng)管是電壓控制元件，而晶體管是電流控制元件。在只允許從信號(hào)源取較少電流的情況下，應(yīng)選用場(chǎng)效應(yīng)管；而在信號(hào)電壓較低，又允許從信號(hào)源取較多電流的條件下，應(yīng)選用晶體管。 （2）場(chǎng)效應(yīng)管是利用多數(shù)載流子導(dǎo)電，所以稱之為單極型器件，而晶體管是即有多數(shù)載流子，也利用少數(shù)載流子導(dǎo)電。被稱之為雙極型器件。 （3）有些場(chǎng)效應(yīng)管的源極和漏極可以互換使用，柵壓也可正可負(fù)，靈活性比晶體管好。 （4）場(chǎng)效應(yīng)管能在很小電流和很低電壓的條件下工作，而且它的制造工藝可以很方便地把很多場(chǎng)效應(yīng)管集成在一塊硅片上，因此場(chǎng)效應(yīng)管 場(chǎng)效應(yīng)管好壞與極性判別:將萬(wàn)用表的量程選擇在RX1K檔,用黑表筆接D極,紅表筆接S極,用手同時(shí)觸及一下G,D極,場(chǎng)效應(yīng)管應(yīng)呈瞬時(shí)導(dǎo)通狀態(tài),即表針擺向阻值較小的位置,再用手觸及一下G,S極, 場(chǎng)效應(yīng)管應(yīng)無(wú)反應(yīng),. 將萬(wàn)用表的量程選擇在RX1K檔,分別測(cè)量場(chǎng)效應(yīng)管三個(gè)管腳之間的電阻阻值,若某腳與其他兩腳之間的電阻值均為無(wú)窮大時(shí),并且再交換表筆后仍為無(wú)窮大時(shí),則此腳為G極,交換表筆后再測(cè)量一次,其中阻值較小的一次,黑表筆接的是S極,紅表筆接的是D極. 第七節(jié) 集成電路 集成電路的英文縮寫 IC(integrate circuit) 電路中的表示符號(hào): U :集成電路是在一塊單晶硅上,用光刻法制作出很多三極管,二極管,電阻和電容,并按照特定的要求把他們連接起來(lái),重量輕,可靠性高和性能穩(wěn)定等優(yōu)點(diǎn),所以特別是大規(guī)模和超大規(guī)模的集成電路的出現(xiàn),是電子設(shè)備在微型化,可靠性和靈活性方面向前推進(jìn)了一大步. 集成電路常見的封裝形式 BGA(ball grid array)球柵陣列(封裝) 見圖二 QFP(quad flat package)四面有鷗翼型腳(封裝) 見圖一 SOIC(small outline integrated circuit) 兩面有鷗翼型腳(封裝) 見圖五PLCC(plastic leaded chip carrier)四邊有內(nèi)勾型腳(封裝) 見圖三SOJ(small outline junction) 兩邊有內(nèi)勾型腳(封裝) 見圖四 圖一 圖二 圖三 圖四圖五。1. 對(duì)于BGA封裝（用坐標(biāo)表示）：在打點(diǎn)或是有顏色標(biāo)示處逆時(shí)針開始數(shù)用英文字母表示－A,B,C,D,E……(其中I,O基本不用)，順時(shí)針用數(shù)字表示－1，2，3，4，5，6……其中字母位橫坐標(biāo)，數(shù)字為縱坐標(biāo) 如：A1,A22. 對(duì)于其他的封裝：在打點(diǎn)，有凹槽或是有顏色標(biāo)示處逆時(shí)針開始數(shù)為第一腳，第二腳，第三腳…… 集成電路常用的檢測(cè)方法有在線測(cè)量法、非在線測(cè)量法和代換法。 1．非在線測(cè)量 非在線測(cè)量潮在集成電路未焊入電路時(shí)，通過(guò)測(cè)量其各引腳之間的直流電阻值與已知正常同型號(hào)集成電路各引腳之間的直流電阻值進(jìn)行對(duì)比，以確定其是否正常。2．在線測(cè)量 在線測(cè)量法是利用電壓測(cè)量法、電阻測(cè)量法及電流測(cè)量法等，通過(guò)在電路上測(cè)量集成電路的各引腳電壓值、電阻值和電流值是否正常，來(lái)判斷該集成電路是否損壞。3．代換法 代換法是用已知完好的同型號(hào)、同規(guī)格集成電路來(lái)代換被測(cè)集成電路，可以判斷出該集成電路是否損壞。第八節(jié) Socket,Slot Socket和Slot的異同: Socket是一種插座封裝形式,是一種矩型的插座(見圖六)。 Slot是一種插槽封裝形式,是一種長(zhǎng)方形的插槽(圖七). 圖六 圖七第九節(jié) PCB的簡(jiǎn)介 PCB的英文縮寫PCB(Printed Circuit Board) PCB的作用:PCB作為一塊基板,他是裝載其它電子元器件的載體,所以一塊PCB設(shè)計(jì)的好壞將直接影響到產(chǎn)品質(zhì)量的好壞. PCB的分類和常見的規(guī)格:根據(jù)層數(shù)可分為單面板,而顯示卡用的是8層板. 而主機(jī)板的尺寸為:AT規(guī)格的主機(jī)板尺寸一般為13X12(單位為英寸)。ATX主機(jī)板的尺寸一般為12X96(單位為英寸)。Micro (單位為英寸) .注明:1英寸=第十節(jié) 晶振＂X”,＂Y”:能產(chǎn)生具有一定幅度及頻率波形的振蕩器.::測(cè)量電阻方法:用萬(wàn)用表RX10K檔測(cè)量石英晶體振蕩器的正,則說(shuō)明該石英晶體振蕩器已漏電或擊穿損壞.動(dòng)態(tài)測(cè)量方法:用是波器在電路工作時(shí)測(cè)量它的實(shí)際振蕩頻是否符合該晶體的額定振蕩頻率,如果是,說(shuō)明該晶振是正常的,如果該晶體的額定振蕩頻率偏低,偏高或根本不起振,表明該晶振已漏電或擊穿損壞第十一節(jié) 基本邏輯門電路 門電路的概念：實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路，叫邏輯門電路。實(shí)現(xiàn)與運(yùn)算的叫與門，實(shí)現(xiàn)或運(yùn)算的叫或門，實(shí)現(xiàn)非運(yùn)算的叫非門，也叫做反相器，等等（用邏輯1表示高電平；用邏輯0表示低電平） 與門：邏輯表達(dá)式　　　F＝A B即只有當(dāng)輸入端A和B均為1時(shí),輸出端Y才為1,:74LS08,74LS09等. 或門： 邏輯表達(dá)式　　　F＝A+ B即當(dāng)輸入端A和B有一個(gè)為1時(shí),輸出端Y即為1,所以輸入端A和B均為0時(shí),:74LS32等.．非門 邏輯表達(dá)式 F=A:74LS04,74LS05,74LS06,74LS14等.．與非門 邏輯表達(dá)式 F=AB即只有當(dāng)所有輸入端A和B均為1時(shí),輸出端Y才為0,:74LS00,74LS03,74S31,74LS132等.．或非門： 邏輯表達(dá)式 F=A+B即只要輸入端A和B中有一個(gè)為1時(shí),:74LS02等.．同或門: 邏輯表達(dá)式F=A B+A B=1A F B：邏輯表達(dá)式F=A B+A B=1 A F B ：邏輯表邏輯表達(dá)式F=AB+CD≥1AB＆ C F D ： 電路結(jié)構(gòu) 把兩個(gè)與非門GG2的輸入、輸出端交叉連接，即可構(gòu)成基本RS觸發(fā)器，.(a)所示。它有兩個(gè)輸入端R、S和兩個(gè)輸出端Q、Q。 工作原理 :基本RS觸發(fā)器的邏輯方程為： 根據(jù)上述兩個(gè)式子得到它的四種輸入與輸出的關(guān)系: =S=0時(shí)，則Q=0,Q=1,觸發(fā)器置1。 =0、S=1時(shí)，則Q=1,Q=0,觸發(fā)器置0。 如上所述，當(dāng)觸發(fā)器的兩個(gè)輸入端加入不同邏輯電平時(shí)，它的兩個(gè)輸出端Q和Q有兩種互補(bǔ)的穩(wěn)定狀態(tài)。一般規(guī)定觸發(fā)器Q端的狀態(tài)作為觸發(fā)器的狀態(tài)。通常稱觸發(fā)器處于某種狀態(tài)，實(shí)際是指它的Q端的狀態(tài)。Q=Q=0時(shí)，稱觸發(fā)器處于1態(tài)，反之觸發(fā)器處于0態(tài)。S=0,R=1使觸發(fā)器置1，或稱置位。因置位的決定條件是S=0,故稱S 端為置1端。R=0,S=1時(shí)，使觸發(fā)器置0，或稱復(fù)位。 同理，稱R端為置0端或復(fù)位端。若觸發(fā)器原來(lái)為1態(tài)，欲使之變?yōu)?態(tài)，必須令R端的電平由1變0，S端的電平由0變1。這里所加的輸入信號(hào)（低電平）稱為觸發(fā)信號(hào)，由它們導(dǎo)致的轉(zhuǎn)換過(guò)程稱為翻轉(zhuǎn)。由于這里的觸發(fā)信號(hào)是電平,因此這種觸發(fā)器稱為電平控制觸發(fā)器。從功能方面看，它只能在S和R的作用下置0和置1，所以又稱為置0置1觸發(fā)器，或稱為置位復(fù)位觸發(fā)器。(b)所示。由于置0或置1都是觸發(fā)信號(hào)低電平有效，因此，S端和R端都畫有小圓圈。 =S=1時(shí)，觸發(fā)器狀態(tài)保持不變。 觸發(fā)器保持狀態(tài)時(shí)，輸入端都加非有效電平（高電平），需要觸發(fā)翻轉(zhuǎn)時(shí)，要求在某一輸入端加一負(fù)脈沖，例如在S端加負(fù)脈沖使觸發(fā)器置1，該脈沖信號(hào)回到高電平后，觸發(fā)器仍維持1狀態(tài)不變，相當(dāng)于把S端某一時(shí)刻的電平信號(hào)存儲(chǔ)起來(lái)，這體現(xiàn)了觸發(fā)器具有記憶功能。 =S=0時(shí)，觸發(fā)器狀態(tài)不確定 在此條件下，兩個(gè)與非門的輸出端Q和Q全為1，在兩個(gè)輸入信號(hào)都同時(shí)撤去（回到1）后，由于兩個(gè)與非門的延遲時(shí)間無(wú)法確定，觸發(fā)器的狀態(tài)不能確定是1還是0,因此稱這種情況為不定狀態(tài)，這種情況應(yīng)當(dāng)避免。從另外一個(gè)角度來(lái)說(shuō)，正因?yàn)镽端和S端完成置0、置1都是低電平有效，所以二者不能同時(shí)為0。 此外,還可以用或非門的輸入、輸出端交叉連接構(gòu)成置0、置1觸發(fā)器,（a）（b）所示。這種觸發(fā)器的觸發(fā)信號(hào)是高電平有效，因此在邏輯符號(hào)的S端和R端沒有小圓圈。 基本RS觸發(fā)器的特性：、復(fù)位和保持（記憶）的功能； ，屬于電平觸發(fā)方式； （R+S=1），由于兩個(gè)與非門的延遲時(shí)間無(wú)法確定；當(dāng)R=S=0時(shí)，將導(dǎo)致下一狀態(tài)的不確定。 ，輸出即刻就會(huì)發(fā)生相應(yīng)的變化，即抗干擾性能較差。第十二節(jié) TTL邏輯門電路　以雙極型半導(dǎo)體管為基本元件，集成在一塊硅片上，并具有一定的邏輯功能的電路稱為雙極型邏輯集成電路，簡(jiǎn)稱TTL邏輯門電路。稱TransistorTransistor Logic,即BJTBJT邏輯門電路，是數(shù)字電子技術(shù)中常用的一種邏輯門電路，應(yīng)用較早，技術(shù)已比較成熟。TTL主要有BJT（Bipolar Junction Transistor 即雙極結(jié)型晶體管，晶體三極管）和電阻構(gòu)成，具有速度快的特點(diǎn)。最早的TTL門電路是74系列，后來(lái)出現(xiàn)了74H系列，74L系列，74LS,74AS,74ALS等系列。但是由于TTL功耗大等缺點(diǎn)，正逐漸被CMOS電路取代。12．1 CMOS邏輯門電路CMOS邏輯門電路是在TTL電路問(wèn)世之后 ，所開發(fā)出的第二種廣泛應(yīng)用的數(shù)字集成器件，從發(fā)展趨勢(shì)來(lái)看，由于制造工藝的改進(jìn)，CMOS電路的性能有可能超越TTL而成為占主導(dǎo)地位的邏輯器件 。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠(yuǎn)優(yōu)于TTL。此外，幾乎所有的超大規(guī)模存儲(chǔ)器件 ，以及PLD器件都采用CMOS藝制造，且費(fèi)用較低?！　≡缙谏a(chǎn)的CMOS門電路為4000系列 ，隨后發(fā)展為4000B系列。當(dāng)前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。下面首先討論CMOS反相器，然后介紹其他CMO邏輯門電路。MOS管結(jié)構(gòu)圖MOS管主要參數(shù)：　　開啟電壓（又稱閾值電壓）：使得源極S和漏極D之間開始形成導(dǎo)電溝道所需的柵極電壓；　　標(biāo)準(zhǔn)的N溝道MOS管，VT約為3～6V；　　通過(guò)工藝上的改進(jìn)，可以使MOS管的VT值降到2～3V。2. 直流輸入電阻RGS　　即在柵源極之間加的電壓與柵極電流之比　　這一特性有時(shí)以流過(guò)柵極的柵流表示　　MOS管的RGS可以很容易地超過(guò)1010Ω。3. 漏源擊穿電壓BVDS　　在VGS=0（增強(qiáng)型）的條件下 ，在增加漏源電壓過(guò)程中使ID開始劇增時(shí)的VDS稱為漏源擊穿電壓BVDS　　ID劇增的原因有下列兩個(gè)方面：　?。?）漏極附近耗盡層的雪崩擊穿　　（2）漏源極間的穿通擊穿　　有些MOS管中，其溝道長(zhǎng)度較短，不斷增加VDS會(huì)使漏區(qū)的耗盡層一直擴(kuò)展到源區(qū)，使溝道長(zhǎng)度為零，即產(chǎn)生漏源間的穿通，穿通后，源區(qū)中的多數(shù)載流子，將直接受耗盡層電