微機(jī)接口第04章(外部特性)(編輯修改稿)
2025-08-31 15:47 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 ? 透明 ：鎖存器的輸出能夠跟隨輸入端的變化而變化 有問(wèn)題！ 三態(tài) 鎖存 33 三態(tài)門和 D觸發(fā)器 ? 三態(tài)門 、 D觸發(fā)器 、 鎖存器 是微機(jī)接口電路中最常使用的幾類器件 ? 三態(tài)門：驅(qū)動(dòng) 、 隔離 。 多用在輸入場(chǎng)合 。 ? D觸發(fā)器和鎖存器：信號(hào)的保持鎖存 。 多用在輸出場(chǎng)合 。 控制 1 控制 2 控制 3 控制 4 總線 三態(tài)門 三態(tài)門 鎖存器 D觸發(fā)器 鎖存器 D觸發(fā)器 輸出 輸入 34 D觸發(fā)器 D Q C Q 電平鎖存 D Q C Q 上升沿鎖存 ?電平鎖存 —— 高電平通過(guò)，低電平鎖存 ?上升沿鎖存 —— 通常用負(fù)脈沖后沿觸發(fā)鎖存 負(fù)脈沖的后沿鎖存 D Q C Q S R 帶有異步置位 /清零端的電平控制的鎖存器 正脈沖的后沿鎖存 ALE WR 35 74LS273（ 8 D觸發(fā)器） ?具有異步清零端的8D觸發(fā)器 ? TTL工作電平 ?上升沿觸發(fā)鎖存 36 74LS373 ?具有三態(tài)輸出的透明鎖存器 ? TTL工作電平 ? LE 電平鎖存高電平有效 ? OE 輸出允許 37 Intel 8282 ?具有三態(tài)輸出的透明鎖存器 ? TTL工作電平 ? STB 電平鎖存高電平有效 ? OE 輸出允許 38 三態(tài)緩沖器 三態(tài)門具有單向 導(dǎo)通和三態(tài)的特性 C為低平（無(wú)效）時(shí)： 輸出為高阻抗（三態(tài)） C為高電平（有效）時(shí)： 輸出為輸入的反相 C A F ?輸出場(chǎng)合表示反相 ?輸入場(chǎng)合表示低電平有效 C A F C A F C A F 39 74LS244 ?雙 4位單向緩沖器 ?分成 4位的兩組 ?每組的控制端連接在一起 ?控制端低電平有效 ?輸出與輸入同相 40 雙向三態(tài)緩沖器 雙向三態(tài)門具有雙向?qū)ê腿龖B(tài)的特性 A B T OE OE＝ 0，導(dǎo)通 T＝ 1 A→ B T＝ 0 A← B OE＝ 1，不導(dǎo)通 41 Intel 8286 ?8位雙向緩沖器 ?控制端連接在一起， 低電平有效 ?可以雙向?qū)? ?輸出與輸入同相 OE＝ 0，導(dǎo)通 T＝ 1 A→ B T＝ 0 A← B OE＝ 1，不導(dǎo)通 42 74LS245 ?8位雙向緩沖器 ?控制端連接在一起， 低電平有效 ?可以雙向?qū)? ?輸出與輸入同相 E＝ 0，導(dǎo)通 DIR＝ 1 A→ B DIR＝ 0 A← B E＝ 1，不導(dǎo)通 43 （ 2） 8位數(shù)據(jù)總線的形成 ? 采用數(shù)據(jù)收發(fā)器 8286進(jìn)行雙向驅(qū)動(dòng) ? Intel 8286是 8位三態(tài)雙向緩沖器 ， 類似功能的器件還有 Intel 828 通用數(shù)字集成電路 245等 ? 另外 ， 接口電路中也經(jīng)常使用三態(tài)單向緩沖器 ， 例如通用數(shù)字集成電路 244就是一個(gè)常用的雙 4位三態(tài)單向緩沖器 44 （ 3） 系統(tǒng)控制信號(hào)的形成 ? 由 8088引腳直接提供 ? 因?yàn)榛镜目刂菩盘?hào) 8088引腳中都含有 ? 例如： IO/M、 WR、 RD等 ? 其它信號(hào)的情況看詳圖 其它總線信號(hào)及總線形成 45 最大組態(tài)的引腳定義 ? 8088的數(shù)據(jù) /地址等引腳在最大組態(tài)與最小組態(tài)時(shí)相同 ? 有些控制信號(hào)不相同 ， 主要是用于輸出操作編碼信號(hào) ， 由總線控制器 8288譯碼產(chǎn)生系統(tǒng)控制信號(hào)： ? S S S0—— 3個(gè)狀態(tài)信號(hào) ? LOCK—— 總線封鎖信號(hào) ? QS QS0—— 指令隊(duì)列狀態(tài)信號(hào) ? RQ/GT0、 RQ/GT1—— 2個(gè)總線請(qǐng)求 /同意信號(hào) 46 IBMPC的電路結(jié)構(gòu) 8088 微 處 理 器 8087 協(xié) 處 理 器 8288 總線控制器 I/O 通 道 8259 中斷控制器 隨機(jī)存儲(chǔ)器 RAM 只讀存儲(chǔ)器 ROM 8253 定時(shí)控制器 8237 DMA控制器 8255 并行接口 控制總線 數(shù)據(jù)總線 地址總線 地址鎖存器 數(shù)據(jù)收發(fā)器 揚(yáng)聲器 接口 8284 時(shí)鐘發(fā)生器 鍵盤 接口 系統(tǒng)配置開關(guān) CPU子系統(tǒng) 板級(jí)總線 47 最大組態(tài)下的總線形成 系統(tǒng)總線信號(hào) MEMR MEMW IOR IOW INTA DMA 應(yīng)答電路 AENBRD AEN’ AEN CEN A19～ A12 A11～ A8 A7～ A0 D7～ D0 AD7～ AD0 A11～ A8 A19/S6～ A16/S3 A15～ A12 74LS245 74LS373 74LS373 G G G DIR 74LS244 8088 OE 8288 DT/R DEN ALE S2～ S0 S2～ S0 MN/MX OE E MRDC AMTW IORC AIOWC INTA 48 最大組態(tài)下的總線形成 ⑴ 系統(tǒng)地址總線 —— 采用三態(tài)透明鎖存器 74LS373和三態(tài)單向緩沖器 74LS244 ⑵ 系統(tǒng)數(shù)據(jù)總線 —— 通過(guò)三態(tài)雙向緩沖器 74LS245形成和驅(qū)動(dòng) ⑶ 系統(tǒng)控制總線 —— 主要由總線控制器 8288形成 ? MEMR ? MEMW ? IOR ? IOW ? INTA 49 8088的總線時(shí)序 ? 時(shí)序 （ Timing） 描述各信號(hào)隨時(shí)間的變化及相互間的因果關(guān)系 。 ? 總線時(shí)序描述 CPU引腳如何實(shí)現(xiàn) 總線操作 ? CPU時(shí)序決定系統(tǒng)各部件間的同步和定時(shí) 什么是 總線操作 ？ 50 8088的總線時(shí)序 （續(xù) 1） ? 總線操作 是指 CPU通過(guò)總線對(duì)外進(jìn)行的各種操作 ? 8088的 總線操作 主要有： ? 存儲(chǔ)器及 I/O的 讀操作 ? 存儲(chǔ)器及 I/O的 寫操作 ? 中斷響應(yīng)操作 ? 總線請(qǐng)求及響應(yīng)操作 ? 總線空閑 —— 指 CPU正進(jìn)行內(nèi)部操作 、 不進(jìn)行對(duì)外操作的 總線 空閑狀態(tài) Ti 什么是 總線周期
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號(hào)-1