本科畢業(yè)設(shè)計中期檢查報告(編輯修改稿)
2025-08-30 04:59 本頁面
【文章內(nèi)容簡介】 starMUX64—8SEL[2..0] BZHBENABCLK BZQ[31..0]CLR 100MHz標準頻率信號BCLKD QCLR 預置門控信號 被測頻率TCLK TFENATCLK TSQ [31..0]CLR Data[7..0]清零信號CLR 數(shù)據(jù)輸出通道選擇 SEL[2..0] 等精度頻率計主控結(jié)構(gòu) 完成單片機模塊及了解SOC系統(tǒng) 單片機用于控制FPGA的測頻操作和讀取數(shù)據(jù)，并作出相應數(shù)據(jù)處理。安排單片機P0口直接讀取測試數(shù)據(jù)，P2口向FPGA發(fā)控制命令。管腳連接方式1） 單片機的P0口接8位數(shù)據(jù)DATA[7..0],負責讀取測頻數(shù)據(jù)。2） 單品阿基可以通過信號START，了解計數(shù)是否結(jié)束，以確定合適可以讀取數(shù)據(jù)。3） EEND的功能與START基本相同，當其由低電平變成高電平時指示脈寬計數(shù)結(jié)束。4） ，[2..0]相接，用于控制多路通道的數(shù)據(jù)選擇。當SEL分別為“000”，“001”“010”“011”時，由低8位到高8位讀出標準頻率計數(shù)值；當SEL分別為“100”，“101”，“110”，“111”時，由低8位到高8位讀出待測頻率計數(shù)值。5） ，高電平有效。每一測頻周期開始時，都應該首先清零。6） 。CL和SPUL協(xié)同控制測試操作。即當SOUL為1時，CL作為預置門控信號，用于測頻計數(shù)的時間控制；當SPUL為“0”時CL作為測脈寬控制信號。這時，CL若為‘1’測TC
法律信息相關(guān)推薦
鄂ICP備17016276號-1