課程設(shè)計(jì)實(shí)驗(yàn)報(bào)告(編輯修改稿)
2025-08-29 22:14 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 片8253的工作方式：①.方式0這種方式又稱計(jì)數(shù)結(jié)束中斷方式。當(dāng)CPU寫入控制字后，使其OUT端變低，在GATE信號(hào)保持高電平時(shí)，則寫入計(jì)數(shù)初值后，下一個(gè)CLK脈沖下降沿開始計(jì)數(shù)。在計(jì)數(shù)過程中OUT端一直保持低電平，直到計(jì)數(shù)值減到0時(shí)（即計(jì)數(shù)結(jié)束）OUT端輸出變?yōu)楦?，完成一次?jì)數(shù)過程。②.方式1方式1又稱為可編程單脈沖形成器。當(dāng)寫入控制字以后，OUT輸出端將保持高電平。在CPU寫入計(jì)數(shù)初值后，計(jì)數(shù)器并不開始計(jì)數(shù)，只有在門控信號(hào)GATE由低變高的上升沿之后的一個(gè)CLK脈沖的上升沿才開始計(jì)數(shù)，并且輸出端OUT變低。在計(jì)數(shù)過程中OUT端一直保持低電平，直到計(jì)數(shù)結(jié)束才變高，這樣，在OUT輸出端得到一個(gè)單脈沖，該脈沖信號(hào)的寬度為OUT端的低電平。③.方式2這個(gè)方式又可稱為頻率發(fā)生器。當(dāng)CPU寫入控制字后，輸出端OUT將變高，在寫入計(jì)數(shù)初值以后的下一個(gè)CLI脈沖的下降沿開始計(jì)數(shù)。計(jì)數(shù)過程中OUT端始終保持高電平，當(dāng)計(jì)數(shù)值減至1時(shí)OUT端變?yōu)榈碗娖剑?jì)數(shù)值減至0時(shí)OUT端又變?yōu)楦唠娖?，同時(shí)會(huì)自動(dòng)將計(jì)數(shù)值送到執(zhí)行部件繼續(xù)進(jìn)行減法計(jì)數(shù)，形成連續(xù)工作，重復(fù)計(jì)數(shù)，從而輸出固定頻率的脈沖。④.方式3方式3又稱為方波發(fā)生器，它的工作方式與方式2很相似，都是輸出周期性的波形，門控信號(hào)的控制作用和自動(dòng)重復(fù)計(jì)數(shù)的功能與方式2一樣，只是OUT端輸出的波形不同。這種方式中寫入控制字以后，OUT端將為高，寫完計(jì)數(shù)初值后便可自動(dòng)開始計(jì)數(shù)。在計(jì)數(shù)過程中不斷輸出一系列方波，其方波的占空比隨計(jì)數(shù)初值的不同而不同，即占空比可以相等也可以不相等。⑤.方式4方式4又稱為軟件脈沖觸發(fā)。這種方式中，CPU寫入控制字和計(jì)數(shù)值后，OUT端變?yōu)楦唠娖?，一旦寫入?jì)數(shù)值后，下一個(gè)CLK脈沖的下降沿立即開始計(jì)數(shù)（相當(dāng)于軟件觸發(fā)），當(dāng)計(jì)數(shù)結(jié)束后OUT端由高變低，并維持一個(gè)CLK的低電平后再變高，計(jì)數(shù)器停止計(jì)數(shù)后，只有重新寫入新的計(jì)數(shù)值，才能重新進(jìn)行新的計(jì)數(shù)過程，因此這種計(jì)數(shù)方式也是一次性的。寫入計(jì)數(shù)初值后，計(jì)數(shù)器不會(huì)開始計(jì)數(shù)，而是要等GATE端出現(xiàn)一個(gè)上升沿來觸發(fā)啟動(dòng)，并在下一個(gè)時(shí)鐘沿才開始減法計(jì)數(shù)。計(jì)數(shù)至0時(shí)，OUT端會(huì)變低，并維持一個(gè)CLK周期的低電平后再變高。因此，在N＋1個(gè)CLK脈沖后，在OUT端輸出一個(gè)CLK周期的負(fù)脈沖。⑥.方式5方式5又稱為硬件脈沖觸發(fā)。在這種方式中，CPU寫入控制字和計(jì)數(shù)值以后，OUT端變?yōu)楦唠娖?。寫入?jì)數(shù)初值后，計(jì)數(shù)器不會(huì)開始計(jì)數(shù)，而是要等GATE端出現(xiàn)一個(gè)上升沿來觸發(fā)啟動(dòng)，并在下一個(gè)時(shí)鐘沿才開始減法計(jì)數(shù)。計(jì)數(shù)至0時(shí)，OUT端會(huì)變低，并維持一個(gè)CLK周期的低電平后再變高。因此，在N＋1個(gè)CLK脈沖后，在OUT端輸出一個(gè)CLK周
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1