功率集成電路技術進展總結(編輯修改稿)
2025-08-26 05:40 本頁面
【文章內容簡介】 功率IC中的高壓LDMOS，它是各種LED驅動器、開關調節(jié)器、電池IC、音頻放大器、電機驅動器、各種顯示驅動器中重要的開關器件，高壓集成研究重點在于保證工藝與低壓集成電路兼容的同時，優(yōu)化、提高高壓器件性能[[] 2010年IEEE功率半導體器件及集成電路國際會議綜述_胡冬青]。電子行業(yè)的飛速進步對功率電子學中的功率集成提出了越來越高的要求，圖2概括了功率集成電路領域需要考慮的主要問題，包括電路類型、器件類型、隔離技術和兼容技術。近些年學術界和產(chǎn)業(yè)界的功率集成領域的研究主要包括新型單片集成電路拓撲或技術方案的提出、集成功率器件優(yōu)化或集成工藝技術平臺改進等方面內容[[]2011年IEEE國際電力電子器件及功率集成電路會議綜述]。圖2 功率集成電路中的主要技術5 功率集成電路發(fā)展現(xiàn)狀國際功率半導體器件與功率集成電路會議(ISPSD：International Symposium on Power Semiconductor Devices and ICs)是美國電氣與電子工程師協(xié)會主辦的不帶地區(qū)色彩的國際性學術會議。會議自1988年舉行第一屆起至今已經(jīng)舉辦了28屆。ISPSD會議是國際上功率半導體器件與功率集成電路專業(yè)領域最權威、最大型的國際會議。ISPSD會議論文代表了國際上專業(yè)領域最頂尖水平。下文參考2015年ISPSD會議論文介紹功率集成電路的發(fā)展現(xiàn)狀。HVIC（High voltage halfbridge gate driver integrated circuits）高電壓的半橋門級驅動集成電路，由于具有高可靠性、面積小、高效率廣泛應用于電機驅動領域，但由于HVIC的寄生效應及應用環(huán)境的影響，需要具有高噪聲容限的門驅動電路。負的Vs 和 dVS/dt 噪聲是HVIC電路中的兩個重要因素。很多解決方案中消除了dVS/dt 噪聲，但同時也削弱了負Vs噪聲容限。論文 A CapacitiveLoaded Level Shift Circuit for Improving the Noise Immunity of High Voltage Gate Drive IC提出一種用于HVIC的電容負載電平移位電路（CLLS），該電路具有以下特性：一、dVS/dt噪聲容限提高到85V/ns；二、可容忍的最大負Vs達到12V；三、 BCD工藝制造，未增加電路復雜度和芯片尺寸。HVIC因具有開關速度快、面積小、低功耗等特性而被廣泛應用于IGBT的門極驅動，如馬達驅動器、LED照明等均采用了HVIC電路作為驅動。傳統(tǒng)的HVIC電路基于PN結隔離（JI：junction isolation）和自隔離工藝（SI：selfisolation）制作，會產(chǎn)生負浪涌電流，這種浪涌電流會對門驅動電路造成破壞或故障。論文 A Breakthrough Concept of HVICs for High Negative Surge Immunity提出了一種抗高負浪涌的高壓集成電路方案。該電路仍基于PN結隔離和自隔離工藝，具有很好的抗負浪涌能力。該技術的基本思想是通過一個與地隔離的襯底來阻塞浪涌電流。基于這種思想，制造出了1200V的HVIC電路。這種新結構的HVIC電路的抗負浪涌能力較傳統(tǒng)電路提高了十倍。
環(huán)評公示相關推薦
鄂ICP備17016276號-1