maxⅱ-cpld應(yīng)用程序手冊(編輯修改稿)
2025-08-21 12:17 本頁面
【文章內(nèi)容簡介】 功能，滿足系統(tǒng)配置和初始化的要求。 表3 MAX II器件的優(yōu)點：系統(tǒng)配置和初始化 特征效益非揮發(fā)性以及即時能力 配置和初始化上電順序，確保所有設(shè)備在他們開始運作前具有所需的配置數(shù)據(jù)實時系統(tǒng)內(nèi)可編程（ISP） 減少編程停機(jī)時間，使MAX II器件運行同時下載和存儲第二個編程位流 并行Flash加載程序 簡化使用的MAX II器件板管理配置外部不兼容JTAG的閃存器件 用戶閃存 通過分立的串行或并行非易失性存儲器件 集成到MAX II器件來最大限度地減少設(shè)備數(shù)量和優(yōu)化系統(tǒng)成本可重編程 通過更便宜的閃存接口標(biāo)準(zhǔn)來擴(kuò)大產(chǎn)品市場，同時節(jié)省未來的成本，使它們的應(yīng)用更為廣泛 表3FPGA的配置管理和閃存控制器 像其他的CPLD，MAXⅡ器件可以用來加載一個flash位流設(shè)備到FPGA。MAXⅡ器件也可以用于在閃存設(shè)備的制作過程中向其加載程序位流。如圖4所示，MAXⅡ器件并行閃存加載器可以配置通過了MAXⅡ器件的JTAG管腳閃存設(shè)備。此功能允許不具有JTAG功能的設(shè)備通過從MAXⅡ CPLD系列的JTAG功能來獲取JTAG電路使它們受益。這個功能使制作的復(fù)雜性大為降低。 又如圖4所示，MAXⅡ器件可以使用離散閃存設(shè)備配置多個FPGA。這個方法是一種可以共享到任何低成本快閃記憶體裝置的系統(tǒng)板并且具有較好的成本效益，快速、靈活的解決方案。鑒于MAXⅡ CPLD的高密度性，一些極為復(fù)雜的配置方案也可以采用此方案，其中包括讓在flash的FPGA重新編程所需要的多個頁面。圖4 FIFO配置管理 MAXⅡ器件通過合并一個雙芯片成功的減少了制作成本并節(jié)約了電路板空間。如圖5所示，F(xiàn)IFO配置示例演示如何為FIFO緩沖器在片上用戶快閃記憶體配置數(shù)據(jù)存儲而不是在片外內(nèi)存。存儲的數(shù)據(jù)可以包括進(jìn)出緩沖區(qū)數(shù)據(jù)流的數(shù)量和輸出入輸出所包含的信息。圖5I/O擴(kuò)展 為了在經(jīng)濟(jì)上有效的提高在ASSP和微型位指示上的I/O腳，設(shè)計出低成本高數(shù)量的I/O引腳成為許多數(shù)字設(shè)計的關(guān)鍵要求。 MAXⅡ器件為今天的I/O引腳提供了低成本和靈活的I/O功能數(shù)字邏輯器件，其中包括ASSP，數(shù)字信號處理器和微處理器。 隨著半導(dǎo)體工藝的縮小，I/O引腳上標(biāo)準(zhǔn)配置的大小能夠決定產(chǎn)品的單位成本。當(dāng)然， 許多半導(dǎo)體供應(yīng)商通過降低通用I/O引腳數(shù)量來減少芯片的尺寸和成本。同時許多系統(tǒng)越來越復(fù)雜，需要更多的控制信號。由于MAXⅡ器件的優(yōu)化可以實現(xiàn)最低的單位I/O成本，使得它能夠彌補I/O設(shè)備的缺陷。I/O擴(kuò)展應(yīng)用包括通過地址譯碼功能來控制將信號分配給多個芯片以及控制LED和開關(guān)。表4描述了MAXⅡ器件支持I/O擴(kuò)展應(yīng)用的
試題試卷相關(guān)推薦
鄂ICP備17016276號-1