【文章內(nèi)容簡(jiǎn)介】 有多個(gè)穩(wěn)定的中間電流狀態(tài)。 如 圖 22 所示為 四 相 八 拍四細(xì)分時(shí)各相電流波形 , 各相電流均以最大電流值的 1/4 上升和下降。與單雙 八 拍方式相比 ,α值從 2 增加到 8, 步距角 θ b 為 四 相 八 拍運(yùn)行方式時(shí)的 1/4。所以步進(jìn)電機(jī)細(xì)分驅(qū)動(dòng)的關(guān)鍵在于控制電機(jī)各相勵(lì)磁繞組中的電流大小及其穩(wěn)定性。 而 如圖 22 所示 我們可以分析得各相電流是以 1/4 的步距上升或者下降的，而在兩相 Ta、 Tb中間再次插入了七個(gè)穩(wěn)定的中間狀態(tài)，原來(lái)每一步所轉(zhuǎn)過(guò)的角度將經(jīng)由八部完成，實(shí)現(xiàn)了步距角的八細(xì)分 。 圖 22 四相步進(jìn)電機(jī)八細(xì)分電流 波形 改變步進(jìn)電機(jī)相電流通常采用電流矢量恒幅均勻旋轉(zhuǎn)的細(xì)分方法來(lái)實(shí)現(xiàn) , 即同時(shí)改變兩相電流 iA 和 iB 的大小 , 使電流合成矢量等幅均勻旋轉(zhuǎn)。 iA 和 iB 的變化曲線可描述為 : iA= imcosx iB= imsinx 四 相步進(jìn)電機(jī)八細(xì)分時(shí)的各相電流是以 1/4 的步距上升或下降的 , 在兩相穩(wěn)定的中間狀態(tài) , 原來(lái)一步所轉(zhuǎn)過(guò)的角度將由八步完成 , 實(shí)現(xiàn)了步距角的八細(xì)分。 河北大學(xué)工商學(xué)院 2020屆本科畢業(yè)生論文 5 步進(jìn)電機(jī)的驅(qū)動(dòng)是靠著給步進(jìn)電機(jī)的各相勵(lì)磁繞組輪流通過(guò)電流，實(shí)現(xiàn)步進(jìn)電機(jī)內(nèi)部磁場(chǎng)合成方向的變化來(lái)轉(zhuǎn)動(dòng)步進(jìn)電機(jī)。設(shè)置矢量 Ta、 Tb、 Tc、 Td 為 四相步進(jìn)電機(jī)的勵(lì)磁繞組分別通電的時(shí)候產(chǎn)生的磁場(chǎng)矢量： Tab、 Tbc、 Tcd、 Tda 是步進(jìn)電機(jī)種 AB、 BC、 CD、DA兩相同時(shí)通電而產(chǎn)生的合成磁場(chǎng)矢量。每當(dāng)步進(jìn)電機(jī)內(nèi)部磁場(chǎng) 產(chǎn)生這樣的變化： TA→ TB→ TC→ TD，即磁場(chǎng)產(chǎn)生了旋轉(zhuǎn)，步進(jìn)電機(jī)的步距角計(jì)數(shù)公式可以表示為：；公式中參數(shù)為步進(jìn)電機(jī)的轉(zhuǎn)子齒數(shù)；而參數(shù)：為步進(jìn)電機(jī)運(yùn)行時(shí)相鄰穩(wěn)定磁場(chǎng)之間的夾角。 以上分析可知，步進(jìn)電機(jī)細(xì)分控制實(shí)際上是通過(guò)對(duì)步進(jìn)電機(jī)定子繞組電流的控制，來(lái)達(dá)到使步進(jìn)電機(jī)每步的合成磁場(chǎng)按某種要求變化，從而完成對(duì)步進(jìn)電機(jī)步距角細(xì)分的目的。在普遍情況 下，不僅地阿基旋轉(zhuǎn)力矩的大小和步距角的大小是由合成磁場(chǎng)矢量決定的 。均勻細(xì)分是最佳的細(xì)分方式，卻要想完成對(duì)步進(jìn)電機(jī)的恒力矩均勻的細(xì)分控制的實(shí)現(xiàn)，必須合理的對(duì)電機(jī)繞組中的電流控制使步進(jìn)電機(jī)內(nèi)部合成的磁場(chǎng)幅值恒定，且每個(gè)進(jìn)給買成引發(fā)的合成磁場(chǎng)的角度變化也要均勻。 步進(jìn)電機(jī)細(xì)分驅(qū)動(dòng)的研究現(xiàn)狀 步進(jìn)電機(jī)的細(xì)分驅(qū)動(dòng)技術(shù)在實(shí)踐中得到了廣泛的應(yīng)用，且技術(shù)上獲得了很大的發(fā)展。實(shí)踐證明，步進(jìn)電機(jī)細(xì)分驅(qū)動(dòng)技術(shù)可以提高步進(jìn)運(yùn)行的平穩(wěn)性，增加控制的靈活性等等。國(guó)內(nèi)外研究步進(jìn)電機(jī)細(xì)分驅(qū)動(dòng)的文獻(xiàn)非常豐富，分別對(duì)細(xì)分?jǐn)?shù)、均勻步距、 低噪音、低震動(dòng)、抗干擾等方面進(jìn)行研究，總結(jié)這些研究，可得到一下特點(diǎn)： （ 1）必須產(chǎn)生 真實(shí)的給定細(xì)分的電壓波形，并且一般性采用可逆循環(huán)計(jì)數(shù)器對(duì) EPROM 存儲(chǔ)器進(jìn)行尋址，再經(jīng) D/A 轉(zhuǎn)換器之后輸出，理應(yīng)模擬期間進(jìn)行輸出的調(diào)節(jié)。反饋電流的測(cè)量全部采用霍爾傳感器。離線計(jì)算出步進(jìn)電機(jī)勵(lì)磁狀態(tài)轉(zhuǎn)換表，得到所需的喚醒分配器輸出狀態(tài)表后存入 EPROM 中。該模式實(shí)際上是一種軟硬結(jié)合的技術(shù)，通過(guò) 編輯 EPROM 存儲(chǔ)器的軟件即可實(shí)現(xiàn)不同細(xì)分波形的輸出。 （ 2）因?yàn)椴竭M(jìn)電機(jī)的電子轉(zhuǎn)子轉(zhuǎn)角與電機(jī)繞組電流之間的非線性關(guān)系，是很難精確的進(jìn)行 計(jì)算的，所以一般采用相似的方法。 想要 得到近似均勻步距的細(xì)分波形 ，一般采用以下三種方法：數(shù)值插值法，近似波形法，曲線擬合法。之后在進(jìn)一步的實(shí)驗(yàn)修正下達(dá)到近似均勻的步距。 （ 3）步進(jìn)電機(jī)細(xì)分驅(qū)動(dòng)電路的下一個(gè)特點(diǎn)是通用性較弱，各個(gè)研究單位基于機(jī)型開(kāi)發(fā)不同和不同的目標(biāo) 和機(jī)型開(kāi)發(fā)不同的細(xì)分驅(qū)動(dòng)電路，他們普遍具有較強(qiáng)的專用性，基于功率、微步距、噪音的指標(biāo)等參數(shù)的不用，要求驅(qū)動(dòng)電路也不能“兼容 ” 。且一點(diǎn)電機(jī)的型號(hào)、應(yīng)用指標(biāo)發(fā)生了改變，驅(qū)動(dòng)系統(tǒng)必須重新設(shè)計(jì)。接口標(biāo)準(zhǔn)不統(tǒng)一，通用性也進(jìn)一步的降低。 通過(guò)以上的分析 ，步進(jìn)電機(jī)細(xì) 分驅(qū)動(dòng)電路已經(jīng)日漸趨于成熟，但是目前細(xì)分驅(qū)動(dòng)器的設(shè)計(jì)仍然有不少缺陷： （ 1）使用的期間很多，使調(diào)試復(fù)雜化，占用很大的系統(tǒng)空間，且抗干擾能力不足。 （ 2）勵(lì)磁狀態(tài)轉(zhuǎn)換表的修正相當(dāng)繁瑣，使得在線調(diào)節(jié)很難實(shí)現(xiàn)。 （ 3）控制單元通常采用單片機(jī)，可靠性和相應(yīng)速度低。 河北大學(xué)工商學(xué)院 2020屆本科畢業(yè)生論文 6 （ 4） 在體積重量方面沒(méi)有優(yōu)勢(shì)，能源利用率低 。 （ 5）超過(guò)負(fù)載時(shí)會(huì)破壞同步，高速工作會(huì)發(fā)出振動(dòng)和噪聲 。 河北大學(xué)工商學(xué)院 2020屆本科畢業(yè)生論文 7 3 步進(jìn)電機(jī)細(xì)分驅(qū)動(dòng)系統(tǒng)的軟件設(shè)計(jì) FPGA 現(xiàn)場(chǎng)可編程門陣列 FPGA 結(jié)構(gòu) 現(xiàn)場(chǎng)可編程門陣列 FPGA 器件于 1985 年由 Xilinx 公司推出，它是一種新型的高密度PLD。它的結(jié)構(gòu)一般分為三個(gè)部分，可編程邏輯模塊、可編程 110 模塊和可編程內(nèi)部互聯(lián)區(qū) IRO， FPGA 的結(jié)構(gòu)與門陣列 PLD 是不相同的，其內(nèi)部由許多獨(dú)立的可編程邏輯單元組成，可編程邏輯單元是 FPGA 芯片實(shí)現(xiàn)邏輯的最基本結(jié)構(gòu)，其之間能夠靈活的相互連接?？删幊踢壿媶卧墓δ芊浅?qiáng)大，步進(jìn)可以完成邏輯函數(shù)的實(shí)現(xiàn)，還可以實(shí)現(xiàn) RAM等復(fù)雜形式的配置 。配飾數(shù)據(jù)是存放在熔絲圖或者片內(nèi)的 SRAM 上的，基于 SRAM 的 FPGA 期間工作前需要從芯片的外部對(duì)配置數(shù)據(jù)進(jìn)行加載。配置數(shù)據(jù)可以存儲(chǔ)在計(jì)算機(jī)或者片外的 EPROM 上，設(shè)計(jì)人員可以對(duì)加載過(guò)程進(jìn)行控制，并對(duì)期間的邏輯功能進(jìn)行控制，在現(xiàn)場(chǎng)對(duì)期間的邏輯功能進(jìn)行修改，即為所謂的現(xiàn)場(chǎng)可編程。 FPGA 的基本結(jié)構(gòu)形式，由一個(gè)用于存放編程數(shù)據(jù)的靜態(tài)存儲(chǔ)器和三種可編程單元組成。上述三種可編程單元分別是： I/O Block（輸入 /輸出模塊） ,LE（邏輯單元）和互連資源，它們的工作狀態(tài)全都設(shè)定于數(shù)據(jù)存儲(chǔ)器中。 而對(duì)于 FPGA 為迎 合未來(lái)的發(fā)展，它即將迎接的挑戰(zhàn)為： （ 1） 系統(tǒng)芯片時(shí)代的來(lái)臨，要求 FPGA 向著密度更高，速度更快，頻帶更寬的數(shù)百門超大規(guī)模發(fā)展。 （ 2） 為了方便用戶設(shè)計(jì)和對(duì)于特殊功能的應(yīng)用，就要向標(biāo)準(zhǔn)功能模塊或嵌入功能發(fā)展 。 （ 3） 低壓，低功耗的綠色原件以迎合全球環(huán)保潮流。同時(shí)，涌現(xiàn)出數(shù)?；旌峡删幊剃嚵?，模擬可編程陣列，動(dòng)態(tài)可重構(gòu)陣列期間等新概念。 現(xiàn)場(chǎng)集成的編程方式 應(yīng)用設(shè)計(jì)現(xiàn)場(chǎng)可編程集成電路，針對(duì)具體目標(biāo)，需要不同的編程方式來(lái)完成目標(biāo)數(shù)字系統(tǒng)下載的實(shí)現(xiàn)。根據(jù)器件結(jié)構(gòu)的不同，目前有三種下載方式 。 在線系統(tǒng)可編程技術(shù)。具有 ISP 功能的期間，沒(méi)有下載時(shí)專門的編程器，芯片可直接在已制成的系統(tǒng)中進(jìn)行編成數(shù)據(jù)下載。 ISP 技術(shù)使系統(tǒng)設(shè)計(jì)和制造更加靈活。目前大多數(shù)芯片均采用編程技術(shù)。 在線系統(tǒng)可重配置技術(shù) ISR。具備 ISR功能的器件可直接在印制電路板上通過(guò)數(shù)據(jù)或者在目標(biāo)系統(tǒng)種下載電纜配置和重新配置，不需要專門的編程器。因?yàn)?ISR期間是基于SRAM 的編程技術(shù)，所以系統(tǒng)掉電后，會(huì)丟失芯片的編程信息 。 一次性編程技術(shù)。一旦編程就不能發(fā)生改變，這種編程技術(shù)的 FPGA 應(yīng)用的工藝為反熔絲制造，比較適合高可靠低功耗的使用場(chǎng)合。 FPGA 設(shè)計(jì)總體流程 河北大學(xué)工商學(xué)院 2020屆本科畢業(yè)生論文 8 圖 31 FPGA設(shè)計(jì)總體流程圖 現(xiàn)場(chǎng)可編程門陣列的總體流程圖 如 圖 31所示 ，在電路設(shè)計(jì)并輸入后，進(jìn)行仿真，如果仿真成功則 對(duì)其編程進(jìn)行綜合性的優(yōu)化和判斷，并對(duì)其原理和優(yōu)化過(guò)程進(jìn)行探究，之后開(kāi)始 電路設(shè)計(jì)與輸入 綜合優(yōu)化 綜合仿真是否正確 實(shí)現(xiàn)過(guò)程 布局布線后時(shí)序仿真與驗(yàn)證 加載配置在線調(diào)節(jié) 是否為實(shí)現(xiàn)問(wèn)題 Y Y Y N N N 河北大學(xué)工商學(xué)院 2020屆本科畢業(yè)生論文 9 對(duì)程序進(jìn)行實(shí)現(xiàn)與布線，而后實(shí)現(xiàn)最終的配置加載和在線的調(diào)節(jié)。 VHDL VHDL 語(yǔ)言是告訴集成電路的硬件描述語(yǔ)言，可以抽象的對(duì)電路行為和結(jié)構(gòu)進(jìn)行描述，支持邏輯設(shè)計(jì)中范圍和層次的描述，能夠借用高級(jí)語(yǔ)言精巧的結(jié)構(gòu)對(duì)電路的行為描述進(jìn)行簡(jiǎn)化，并 具有對(duì)電路仿真與驗(yàn)證機(jī)制保證正確性的能力。 VHDL 語(yǔ)言的編寫(xiě) 在用 VHDL 進(jìn)行電路設(shè)計(jì)前，首先要由邏輯電路基礎(chǔ)， VHDL 編程語(yǔ)言與其他軟件語(yǔ)言是不