【文章內(nèi)容簡介】 有多個穩(wěn)定的中間電流狀態(tài)。 如 圖 22 所示為 四 相 八 拍四細分時各相電流波形 , 各相電流均以最大電流值的 1/4 上升和下降。與單雙 八 拍方式相比 ,α值從 2 增加到 8, 步距角 θ b 為 四 相 八 拍運行方式時的 1/4。所以步進電機細分驅(qū)動的關(guān)鍵在于控制電機各相勵磁繞組中的電流大小及其穩(wěn)定性。 而 如圖 22 所示 我們可以分析得各相電流是以 1/4 的步距上升或者下降的，而在兩相 Ta、 Tb中間再次插入了七個穩(wěn)定的中間狀態(tài)，原來每一步所轉(zhuǎn)過的角度將經(jīng)由八部完成，實現(xiàn)了步距角的八細分 。 圖 22 四相步進電機八細分電流 波形 改變步進電機相電流通常采用電流矢量恒幅均勻旋轉(zhuǎn)的細分方法來實現(xiàn) , 即同時改變兩相電流 iA 和 iB 的大小 , 使電流合成矢量等幅均勻旋轉(zhuǎn)。 iA 和 iB 的變化曲線可描述為 : iA= imcosx iB= imsinx 四 相步進電機八細分時的各相電流是以 1/4 的步距上升或下降的 , 在兩相穩(wěn)定的中間狀態(tài) , 原來一步所轉(zhuǎn)過的角度將由八步完成 , 實現(xiàn)了步距角的八細分。 河北大學(xué)工商學(xué)院 2020屆本科畢業(yè)生論文 5 步進電機的驅(qū)動是靠著給步進電機的各相勵磁繞組輪流通過電流，實現(xiàn)步進電機內(nèi)部磁場合成方向的變化來轉(zhuǎn)動步進電機。設(shè)置矢量 Ta、 Tb、 Tc、 Td 為 四相步進電機的勵磁繞組分別通電的時候產(chǎn)生的磁場矢量： Tab、 Tbc、 Tcd、 Tda 是步進電機種 AB、 BC、 CD、DA兩相同時通電而產(chǎn)生的合成磁場矢量。每當(dāng)步進電機內(nèi)部磁場 產(chǎn)生這樣的變化： TA→ TB→ TC→ TD，即磁場產(chǎn)生了旋轉(zhuǎn)，步進電機的步距角計數(shù)公式可以表示為：；公式中參數(shù)為步進電機的轉(zhuǎn)子齒數(shù)；而參數(shù)：為步進電機運行時相鄰穩(wěn)定磁場之間的夾角。 以上分析可知，步進電機細分控制實際上是通過對步進電機定子繞組電流的控制，來達到使步進電機每步的合成磁場按某種要求變化，從而完成對步進電機步距角細分的目的。在普遍情況 下，不僅地阿基旋轉(zhuǎn)力矩的大小和步距角的大小是由合成磁場矢量決定的 。均勻細分是最佳的細分方式，卻要想完成對步進電機的恒力矩均勻的細分控制的實現(xiàn)，必須合理的對電機繞組中的電流控制使步進電機內(nèi)部合成的磁場幅值恒定，且每個進給買成引發(fā)的合成磁場的角度變化也要均勻。 步進電機細分驅(qū)動的研究現(xiàn)狀 步進電機的細分驅(qū)動技術(shù)在實踐中得到了廣泛的應(yīng)用，且技術(shù)上獲得了很大的發(fā)展。實踐證明，步進電機細分驅(qū)動技術(shù)可以提高步進運行的平穩(wěn)性，增加控制的靈活性等等。國內(nèi)外研究步進電機細分驅(qū)動的文獻非常豐富，分別對細分數(shù)、均勻步距、 低噪音、低震動、抗干擾等方面進行研究，總結(jié)這些研究，可得到一下特點： （ 1）必須產(chǎn)生 真實的給定細分的電壓波形，并且一般性采用可逆循環(huán)計數(shù)器對 EPROM 存儲器進行尋址，再經(jīng) D/A 轉(zhuǎn)換器之后輸出，理應(yīng)模擬期間進行輸出的調(diào)節(jié)。反饋電流的測量全部采用霍爾傳感器。離線計算出步進電機勵磁狀態(tài)轉(zhuǎn)換表，得到所需的喚醒分配器輸出狀態(tài)表后存入 EPROM 中。該模式實際上是一種軟硬結(jié)合的技術(shù)，通過 編輯 EPROM 存儲器的軟件即可實現(xiàn)不同細分波形的輸出。 （ 2）因為步進電機的電子轉(zhuǎn)子轉(zhuǎn)角與電機繞組電流之間的非線性關(guān)系，是很難精確的進行 計算的，所以一般采用相似的方法。 想要 得到近似均勻步距的細分波形 ，一般采用以下三種方法：數(shù)值插值法，近似波形法，曲線擬合法。之后在進一步的實驗修正下達到近似均勻的步距。 （ 3）步進電機細分驅(qū)動電路的下一個特點是通用性較弱，各個研究單位基于機型開發(fā)不同和不同的目標 和機型開發(fā)不同的細分驅(qū)動電路，他們普遍具有較強的專用性，基于功率、微步距、噪音的指標等參數(shù)的不用，要求驅(qū)動電路也不能“兼容 ” 。且一點電機的型號、應(yīng)用指標發(fā)生了改變，驅(qū)動系統(tǒng)必須重新設(shè)計。接口標準不統(tǒng)一，通用性也進一步的降低。 通過以上的分析 ，步進電機細 分驅(qū)動電路已經(jīng)日漸趨于成熟，但是目前細分驅(qū)動器的設(shè)計仍然有不少缺陷： （ 1）使用的期間很多，使調(diào)試復(fù)雜化，占用很大的系統(tǒng)空間，且抗干擾能力不足。 （ 2）勵磁狀態(tài)轉(zhuǎn)換表的修正相當(dāng)繁瑣，使得在線調(diào)節(jié)很難實現(xiàn)。 （ 3）控制單元通常采用單片機，可靠性和相應(yīng)速度低。 河北大學(xué)工商學(xué)院 2020屆本科畢業(yè)生論文 6 （ 4） 在體積重量方面沒有優(yōu)勢，能源利用率低 。 （ 5）超過負載時會破壞同步，高速工作會發(fā)出振動和噪聲 。 河北大學(xué)工商學(xué)院 2020屆本科畢業(yè)生論文 7 3 步進電機細分驅(qū)動系統(tǒng)的軟件設(shè)計 FPGA 現(xiàn)場可編程門陣列 FPGA 結(jié)構(gòu) 現(xiàn)場可編程門陣列 FPGA 器件于 1985 年由 Xilinx 公司推出，它是一種新型的高密度PLD。它的結(jié)構(gòu)一般分為三個部分，可編程邏輯模塊、可編程 110 模塊和可編程內(nèi)部互聯(lián)區(qū) IRO， FPGA 的結(jié)構(gòu)與門陣列 PLD 是不相同的，其內(nèi)部由許多獨立的可編程邏輯單元組成，可編程邏輯單元是 FPGA 芯片實現(xiàn)邏輯的最基本結(jié)構(gòu)，其之間能夠靈活的相互連接。可編程邏輯單元的功能非常強大，步進可以完成邏輯函數(shù)的實現(xiàn)，還可以實現(xiàn) RAM等復(fù)雜形式的配置 。配飾數(shù)據(jù)是存放在熔絲圖或者片內(nèi)的 SRAM 上的，基于 SRAM 的 FPGA 期間工作前需要從芯片的外部對配置數(shù)據(jù)進行加載。配置數(shù)據(jù)可以存儲在計算機或者片外的 EPROM 上，設(shè)計人員可以對加載過程進行控制，并對期間的邏輯功能進行控制，在現(xiàn)場對期間的邏輯功能進行修改，即為所謂的現(xiàn)場可編程。 FPGA 的基本結(jié)構(gòu)形式，由一個用于存放編程數(shù)據(jù)的靜態(tài)存儲器和三種可編程單元組成。上述三種可編程單元分別是： I/O Block（輸入 /輸出模塊） ,LE（邏輯單元）和互連資源，它們的工作狀態(tài)全都設(shè)定于數(shù)據(jù)存儲器中。 而對于 FPGA 為迎 合未來的發(fā)展，它即將迎接的挑戰(zhàn)為： （ 1） 系統(tǒng)芯片時代的來臨，要求 FPGA 向著密度更高，速度更快，頻帶更寬的數(shù)百門超大規(guī)模發(fā)展。 （ 2） 為了方便用戶設(shè)計和對于特殊功能的應(yīng)用，就要向標準功能模塊或嵌入功能發(fā)展 。 （ 3） 低壓，低功耗的綠色原件以迎合全球環(huán)保潮流。同時，涌現(xiàn)出數(shù)?；旌峡删幊剃嚵?，模擬可編程陣列，動態(tài)可重構(gòu)陣列期間等新概念。 現(xiàn)場集成的編程方式 應(yīng)用設(shè)計現(xiàn)場可編程集成電路，針對具體目標，需要不同的編程方式來完成目標數(shù)字系統(tǒng)下載的實現(xiàn)。根據(jù)器件結(jié)構(gòu)的不同，目前有三種下載方式 。 在線系統(tǒng)可編程技術(shù)。具有 ISP 功能的期間，沒有下載時專門的編程器，芯片可直接在已制成的系統(tǒng)中進行編成數(shù)據(jù)下載。 ISP 技術(shù)使系統(tǒng)設(shè)計和制造更加靈活。目前大多數(shù)芯片均采用編程技術(shù)。 在線系統(tǒng)可重配置技術(shù) ISR。具備 ISR功能的器件可直接在印制電路板上通過數(shù)據(jù)或者在目標系統(tǒng)種下載電纜配置和重新配置，不需要專門的編程器。因為 ISR期間是基于SRAM 的編程技術(shù)，所以系統(tǒng)掉電后，會丟失芯片的編程信息 。 一次性編程技術(shù)。一旦編程就不能發(fā)生改變，這種編程技術(shù)的 FPGA 應(yīng)用的工藝為反熔絲制造，比較適合高可靠低功耗的使用場合。 FPGA 設(shè)計總體流程 河北大學(xué)工商學(xué)院 2020屆本科畢業(yè)生論文 8 圖 31 FPGA設(shè)計總體流程圖 現(xiàn)場可編程門陣列的總體流程圖 如 圖 31所示 ，在電路設(shè)計并輸入后，進行仿真，如果仿真成功則 對其編程進行綜合性的優(yōu)化和判斷，并對其原理和優(yōu)化過程進行探究，之后開始 電路設(shè)計與輸入 綜合優(yōu)化 綜合仿真是否正確 實現(xiàn)過程 布局布線后時序仿真與驗證 加載配置在線調(diào)節(jié) 是否為實現(xiàn)問題 Y Y Y N N N 河北大學(xué)工商學(xué)院 2020屆本科畢業(yè)生論文 9 對程序進行實現(xiàn)與布線，而后實現(xiàn)最終的配置加載和在線的調(diào)節(jié)。 VHDL VHDL 語言是告訴集成電路的硬件描述語言，可以抽象的對電路行為和結(jié)構(gòu)進行描述，支持邏輯設(shè)計中范圍和層次的描述，能夠借用高級語言精巧的結(jié)構(gòu)對電路的行為描述進行簡化，并 具有對電路仿真與驗證機制保證正確性的能力。 VHDL 語言的編寫 在用 VHDL 進行電路設(shè)計前，首先要由邏輯電路基礎(chǔ)， VHDL 編程語言與其他軟件語言是不