【文章內(nèi)容簡介】 等于占空比寄存器中的值時， pwm out 輸出低電平，否則輸出高電平。 PWM 的周期設定寄存器來設置pwm_out 的信號周期．當前計數(shù)器的值等于周期設定寄存器中設定的值時產(chǎn)生一個復位信號來清除計數(shù)器中的值。使能控制寄存器能使時鐘信號有效或無效，從而控蘭州工業(yè)學院畢業(yè)（論文） 慕齪 慕齪 慕齪 15 慕齪 制計數(shù)器是否工作，進而控制 pwm_out是否保持當前狀態(tài)不變。 PWM生成 原理圖和框圖 如圖 所示： 慕齪 慕齪 圖 PWM 生成框圖 慕齪 ABP W M 波慕齪 圖 PWM 生成原理圖 慕齪 轉速控制模塊 慕齪 通過按鍵將直流電機的轉速分為 4 檔，即 0 檔為不運轉， 1~3 檔轉速依次增加，并用數(shù)碼管顯示當前的轉速檔位。模塊 DECD的 VHDL程序如下： LIBRARY IEEE。慕齪 LIBRARY IEEE。慕齪 USE IEEE. STD LOGIC1164. ALL。 慕齪 USE IEEE. STD LOGIC UNSIGNED. ALL。 慕齪 ENTITY decd IS 慕齪 蘭州工業(yè)學院畢業(yè)（論文） 慕齪 慕齪 慕齪 16 慕齪 PORT( clk: IN STD LOGIC。慕齪 Dspy: OUT SYD_LOGIC VECTOR( 1 DOWNTO 0) 。 慕齪 D: OUT SYD_LOGICVECTOR(3 DOWNTO 0)。慕齪 END。 慕齪 ARCHITECTURE one OF decd IS 慕齪 Signal cq:SYD_LOGIC VECTOR( 1 DOWNTO 0) 。慕齪 BEGIN 慕齪 PROCESS(cq ) 慕齪 BEGIN 慕齪 Case cq is 慕齪 When”00”=d=”0100”。 慕齪 When”01”=d=”0111”。 慕齪 When”10”=d=”1011”。 慕齪 When”11”=d=”1111”。 慕齪 When others =null 慕齪 END case 。 慕齪 END PROCESS。 慕齪 PROCESS(clk)慕齪 Begin 慕齪 If clk event and clk =’1’ then cq=cq+1。慕齪 end if。慕齪 End process。慕齪 Dspy=cq。慕齪 蘭州工業(yè)學院畢業(yè)（論文） 慕齪 慕齪 慕齪 17 慕齪 END 慕齪 在上述程序中，按鍵信號由 CLK 送入， DSPY 為兩位標準邏輯矢量，可用來表示 4 種檔位，每一種檔位都表示一種速度等級，如檔位 0 的速度等級為 DSPY[1..0]接至數(shù)碼管可及時獲知檔位信息。 慕齪 鋸齒波產(chǎn)生模塊 CNT 五位計數(shù)器的設計 慕齪 鋸齒波產(chǎn)生模塊可用計數(shù)器產(chǎn)生，本設計用 5位二進制計數(shù)器 CNT5 在時鐘信號CLK 激勵下輸出計數(shù)脈沖，為了輸出增大的鋸齒波，程序控制在每一個時鐘上升沿來時輸出計數(shù)值的高四位，計數(shù)值記 25=32 反 0，繼續(xù)下一輪計數(shù)，以此形成逐漸上升的鋸齒波信號。 慕齪 慕齪 慕齪 圖 為計數(shù)器模塊圖和鋸齒波仿真圖 慕齪 慕齪 計數(shù)器模塊 VHDL 語言編程如下： 慕齪 LIBRARY IEEE。慕齪 USE 。慕齪 USE 。慕齪 蘭州工業(yè)學院畢業(yè)（論文） 慕齪 慕齪 慕齪 18 慕齪 ENTITY COUNTER32B IS 慕齪 PORT(FIN:IN STD_LOGIC。慕齪 CLR:IN STD_LOGIC。慕齪 ENABL:IN STD_LOGIC。慕齪 DOUT:OUT STD_LOGIC_VECTOR(31 DOWNTO 0))。慕齪 END COUNTER32B。慕齪 ARCHITECTURE behav OF COUNTER32B IS 慕齪 SIGNAL CQI:STD_LOGIC_VECTOR(31 DOWNTO 0)。慕齪 BEGIN 慕齪 PROCESS(FIN,CLR,ENABL)慕齪 BEGIN 慕齪 IF CLR=39。139。 THEN CQI=(OTHERS=39。039。)。慕齪 ELSIF FIN39。EVENT AND FIN=39。139。 THEN 慕齪 IF ENABL=39。139。 THEN CQI=CQI+1。END IF。慕齪 END IF。慕齪 END PROCESS。慕齪 DOUT=CQI。慕齪 END behav。慕齪 比較器模塊 cmp 的設計 慕齪 數(shù)字比較器是產(chǎn)生 PWM 波形的核心組成部件 ，鋸齒波 CNT5 輸出信號 AA[3:0] 和直流電機轉速控制模塊 DECD 速率等級輸出信號 B[3:0]同時加至數(shù)字比較器的兩個輸入端，進行比較，如 A[3:0]的值大于 B[3:0]輸出值，則比較器輸出低電平，反之輸出高電平，由此產(chǎn)生周期性的 PWM 波形，若改變速率等級設定值，就可改變 PWM 輸蘭州工業(yè)學院畢業(yè)（論文） 慕齪 慕齪 慕齪 19 慕齪 出信號的占空比。 改變 DECD 的輸出值就等于改變 PWM 的輸出信號的占空比，也等于改變了周期，這樣就實現(xiàn)了速度調(diào)控。 慕齪 圖 比較器模塊圖 慕齪 比較器可用 LPM函數(shù) LPM_COMPARE 進行定制。 慕齪 比較器 VHDL 語言編程如下 ： 慕齪 LIBRARY IEEE。慕齪 USE 。 慕齪 USE LOGIC 。 慕齪 ENTITY COMPARATOR C IS 慕齪 PORT( AA， D:IN STD LOGIC VECTOR( 7 DOWNTO 0) 。 慕齪 agb： OUT SYD_LOGIC )。慕齪 END ENTITY COMPARATOR_C。 慕齪 ARCHITECTURE agb OF COMPARATOR_C IS 慕齪 BEGIN 慕齪 EQUALITY： PROCESS(AA， D) 慕齪 BEGIN 慕齪 IF(AA= DTHEN 慕齪 agb =’ 1’ 。ELSE 慕齪 agb =’ 0’ 。 慕齪 蘭州工業(yè)學院畢業(yè)（論文） 慕齪 慕齪 慕齪 20 慕齪 END IF。 慕齪 IF(AAD )THEN 慕齪 agb =’ 1’ 。 ELSE 慕齪 agb=’ 0’ 。 慕齪 END IF。 慕齪 IF(AAD )THEN 慕齪 agb =’ 1’ 。 ELSE 慕齪 agb=’ 0’ 。 慕齪 END IF 。 慕齪 END PROCESS EQUALI TY。 慕齪 END ARCHITECTURE agb。慕齪 比較器的兩路輸入信號分別為速率等級設定值 a[3..0]和鋸齒波信號 b[3..0],比較器 cmp3 輸出為高低電平，當鋸齒波輸出值大于速率等級輸出的規(guī)定值時，即比較關系為 a[3..0]b[3..0],比較器輸出低電平，否則輸出高電平，比較器輸出的高低電平即作為控制直流電機正反轉的啟動信號。 比較器定制完成后，利用 QuartusⅡ原理圖設計方法，將轉速模塊 DECD、鋸齒波產(chǎn)生器 CNT5 和比較器 cmp3 連接起來。則完成 PWM信號產(chǎn)生器的電路設計。 慕齪 慕齪 蘭州工業(yè)學院畢業(yè)（論文） 慕齪 慕齪 慕齪 21 慕齪 圖 PWM 信號產(chǎn)生器 慕齪 正反轉模塊設計 慕齪 直流電機旋轉方向控制電路用于控制直流電動機正反轉和啟 /停狀態(tài)，該電路由兩個二選一的多路選擇器組成， key_rot 鍵控制電機的正反轉，當 key_rot=1 時，PWM 輸出波形從正端 foreware 進入 H 橋，電機正轉；當 key_rot=0 時， PWM 輸出波形從負端 reverse 進入 H橋，電機反轉。 key_start 鍵通過鎖存器 LATCH 控制 PWM 的輸出，實現(xiàn)對電機的工作 /停止控制：當 key_start=1 時， LATCH 的門打開，允許PWM 波輸出，電機啟動；當 key_start=0 時， LATCH 門關閉， PWM 波無法輸出，則電機不轉動。 慕齪 慕齪 圖 直流電動啟 /停、正反轉控制電路 慕齪 轉速測量模塊設計 慕齪 根據(jù)直流電機的轉速測量原理，可以利用頻率計的設計方法，設計電機轉速測量電路，并通過數(shù)碼管顯示轉速測量結果。直流電機轉速測量電路包括時序控制器、計數(shù)器和鎖存器。其中時序控制器產(chǎn)生控制測量轉速信號時的工作時序，計數(shù)蘭州工業(yè)學院畢業(yè)（論文） 慕齪 慕齪 慕齪 22 慕齪 器用于統(tǒng)計直流電機的轉數(shù)（光電碼盤產(chǎn)生的脈沖個數(shù)），鎖存器用來所存計數(shù)器輸出的計數(shù)值。時序控制器要完成測頻任務，需產(chǎn)生 3個重要的控制信號，即計數(shù)使能信號、計數(shù)所存信號和計數(shù)清零信號，其中計數(shù)使能信號有效的時段必須為1s，這樣鎖存器的輸出值就為直流電機的頻率（頻率為單位時間內(nèi)的次數(shù)）。計數(shù)使能信號有效時 ，允許計數(shù)器計數(shù)，緊接著將計數(shù)值鎖入鎖存器；為了得到每一次的計數(shù)值，則須把前一次的計數(shù)值鎖存后，對計數(shù)器清零，所以緊隨鎖存信號之后須清除鎖存器記錄。因此計數(shù)使能信號（ 1HZ 的二分頻信號）、計數(shù)鎖存信號和計數(shù)器清零信號的控制時序如圖 所示。 慕齪 1 s鎖 存 清 零1 H Z 信 號清 零鎖 存 信 號1 H Z 的 二 分 頻計 數(shù)慕齪 圖 控制時序圖 慕齪 時序控制器的 VHDL 程序如下： 慕齪 LIBRARY IEEE。慕齪 USE 。慕齪 USE 。慕齪 ENTITY FTCTRL IS 慕齪 PORT (CLKK:IN STD_LOGIC。慕齪 CNT_EN:OUT STD_LOGIC。慕齪 RST_CNT:OUT STD_LOGIC。慕齪 LOAD:OUT STD_LOGIC)。慕齪 END FTCTRL。慕齪 蘭州工業(yè)學院畢業(yè)（論文） 慕齪 慕齪 慕齪 23 慕齪 ARCHITECTURE BEHAV OF FTCTRL IS 慕齪 SIGNAL div2CLK :STD_LOGIC。慕齪 BEGIN 慕齪 PROCESS(CLKK)慕齪 BEGIN 慕齪 IF CLKK39。EVENT AND CLKK=39。139。 THEN 慕齪 div2clk=NOT div2clk。慕齪 END IF。慕齪 END PROCESS 。慕齪 PROCESS(CLKK,div2CLK)慕齪 BEGIN 慕齪 IF CLKK=39。039。 AND div2clk=39。039。 THEN RST_CNT=39。139。慕齪 ELSE RST_CNT=39。039。慕齪 END IF。慕齪 END PROCESS。慕齪 LOAD=NOT div2clk。慕齪 CNT_EN=div2clk。慕齪 END BEHAV 慕齪 直流電機轉速測頻電路中的 CNT、 REG 可由 LPM 函數(shù)定制，根據(jù)原理圖設計方法完成了測頻電路，如圖 所示，圖中 ce_in 將直流電機轉速脈沖信號送入 CNT進行統(tǒng)計計數(shù)， clk_1HZ 為 1HZ 的時鐘信號，送入 TESTCTL 中用來產(chǎn)生測頻時所需的三路時序控制，信號 TSTEN、 CLR_CNT 和 Load，鎖存器的工作時鐘為 Load 信號，即在 Load=1 和 clk_1HZ=1 時，將 REG 中鎖存的轉速脈沖個數(shù)進行輸出，此即直流電機的頻率。 慕齪 蘭州工業(yè)學院畢業(yè)（論文） 慕齪 慕齪 慕齪 24 慕齪 將如圖所示的電路進行仿真，可得 圖，圖中 CLK 的頻率為 1HZ，因此 可以這樣考慮，計數(shù)使能信號 TSTEN 在 CLK 為 1 秒的時段，剛好為高電平，則允許計數(shù)器 CNT 計數(shù)，根據(jù)頻率的定義，該計數(shù)值剛好是 CNT 輸入端送入的電機轉速的頻率。而在 CLK 信號接下來的 1 秒的時段內(nèi)，在 CLK=1 和 Load=1 時將計數(shù)值鎖入 REG中，而在 CLK=0 和 Load=1 時，計數(shù)器清零信號 CLRCNT=1 有效，將計數(shù)器 CNT 中已經(jīng)鎖存的計數(shù)值清除，以便 CNT 在下一個計數(shù)使能信號 TSTEN=1 為高電平期間繼續(xù)統(tǒng)計脈沖數(shù)。由此可見，時序關系圖符合測頻控制器的工作時序。另外，直流電機的頻率測量值可通過圖 中 Dout[15..0]之后接帶譯碼器的數(shù)碼顯示電路，可顯示電機的頻率，也可根據(jù)式（ 4）求得電機的轉速。 慕齪 C N TT E S T C T LR E QC e _ i nC l k _ 1 H ZCD o u t [ 1 5 . . 0 ]O U T P U TO U T P U TI N P U TI N P U T慕齪 圖 直流電機測頻電路圖慕齪 圖 測頻時 序控制器波形仿真圖 慕齪