tft液晶顯示屏控制器的設(shè)計(jì)(編輯修改稿)
2025-08-03 12:07 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 址等于尾地址時(shí)，則復(fù)位累加器，使之重新開(kāi)始從首地址累加：1）、非FIFO快滿（即fifo_almostfull信號(hào)無(wú)效）2）、master_waitrequest無(wú)效地址累加器代碼：wire [31:0] endAddress。reg [31:0] addressCounter。wire addressCounter_sload。wire addressCounter_inc。assign endAddress = startAddress + frameLength。assign addressCounter_sload = (~controller_GoBit) | (addressCounter == endAddress)。assign addressCounter_inc = (~master_read_n) amp。 (~master_waitrequest) amp。 (controller_GoBit)。assign master_address = addressCounter。assign master_read_n = ~(fifo_almostfull ^ controller_GoBit)。always @(posedge master_clk or negedge reset_n)begin if(reset_n == 0) begin addressCounter = 0。 end else if(addressCounter_sload == 1) begin addressCounter = startAddress。 end else if(addressCounter_inc == 1) begin // address incs as 0,4,8,16,... addressCounter = addressCounter + 4。 endendFIFO（先入先出存儲(chǔ)器）FIFO的作用是對(duì)DMA輸出的圖象數(shù)據(jù)進(jìn)行緩存，以匹配時(shí)序控制模塊的輸出速度。FIFO大小暫定為4096*16bit，在實(shí)際設(shè)計(jì)時(shí)，再根據(jù)系統(tǒng)需要以及資源狀況作出適當(dāng)調(diào)整，原則是，在系統(tǒng)資源允許的情況下，將FIFO大小盡量設(shè)置大點(diǎn)。FIFO由DMA控制器寫(xiě)入數(shù)據(jù)，寫(xiě)入時(shí)鐘為100MHz；由LCD控制器的時(shí)序發(fā)生模塊讀出數(shù)據(jù)，讀出時(shí)鐘為PCLK，即LCD的象素點(diǎn)掃描頻率，通常取25MHz。在獨(dú)立的寫(xiě)時(shí)鐘和讀時(shí)鐘作用下，F(xiàn)IFO可以提供rdusedw[11:0]信號(hào)，用于指示FIFO中已經(jīng)使用掉的容量。系統(tǒng)可以設(shè)置一個(gè)上限和一個(gè)下限，當(dāng)FIFO中的數(shù)據(jù)量高于上限或低于下限時(shí)，控制器暫停DMA傳輸或啟動(dòng)DMA傳輸，用以保證系統(tǒng)性能。下圖是該FIFO的讀寫(xiě)時(shí)序圖。圖6在本例應(yīng)用中，將wrclk接系統(tǒng)時(shí)鐘（100MHz），wrreq接master_readdatavalid，data接writedata，即可完成DMA的數(shù)據(jù)寫(xiě)入操作；（因?yàn)門(mén)FT的時(shí)鐘為25MHz，數(shù)據(jù)寬度為16bit，而FIFO的寬度為32bit，然后依次輸出32bit的高16bit和低16bit），rdreq由時(shí)序發(fā)生模塊控制，即可在每個(gè)rdclk的上升沿讀出一個(gè)數(shù)據(jù)到q。aclr接~reset_n，可以完成復(fù)位操作。當(dāng)然，所有信號(hào)都受controller_GoBit的控制。FIFO代碼如下：assign fifo_aclr = (~reset_n) | (~controller_GoBit)。 assign fifo_wrdata = master_readdata。assign fifo_wrclk = master_clk。assign fifo_wrreq = master_readdatavalid amp。 controller_GoBit。assign fifo_rdclk = clk_12M。assign tft_data[15:0] = clk_12M ? fifo_rddata[31:16] : fifo_rddata[15:0]。lcd_fifo lcd_fifo_0( .aclr (fifo_aclr), .data (fifo_wrdata), .rdclk (fifo_rdclk), .rdreq (fifo_rdreq), .wrclk (fifo_
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1