【文章內(nèi)容簡介】 較復(fù)雜的算法來控制這個數(shù)組，使設(shè)計的系統(tǒng)不但可以滾動顯示漢字，還可以擴展一些其它的顯示效果。但是方案二中對數(shù)組的處理部分對 FPGA 芯片的資源消耗太大學(xué)校實驗室里的 EPF10K10LC844 芯片只有 576 個邏輯單元遠遠不夠設(shè)計要求。所以最終選擇方案一。 LED的顯示原理1616 掃描 LED 點陣的工作原理同 8 位掃描數(shù)碼管類似。它有 16 個共陰極輸出端口,每個共陰極對應(yīng)有 16 個 LED 顯示燈，所以其掃描譯碼地址需 4 位信號線（SEL0SEL3） ，其漢字掃描碼由 16 位段地址（015）輸入。 通過時鐘的每列掃描顯示完整漢字。 圖 22 LED 燈紅綠信號 圖 23 1616 點陣 LED 等效電路點陣 LED 一般采用掃描式顯示，實際運用分為三種方式： （1）點掃描（2）行掃描 5（3）列掃描若使用第一種方式，其掃描頻率必須大于 1664=1024Hz，周期小于 1ms 即可。若使用第二和第三種方式，則頻率必須大于 168=128Hz，周期小于 即可符合視覺暫留要求。此外一次驅(qū)動一列或一行（8 顆 LED）時需外加驅(qū)動電路提高電流，否則LED 亮度會不足。用動態(tài)分時掃描技術(shù)使 LED 點陣模塊顯示圖像，需要進行兩步工作。第一步是獲得數(shù)據(jù)并保存，即在存貯器中建立漢字數(shù)據(jù)庫。第二步是在掃描模塊的控制下，配合行掃描的次序正確地輸出這些數(shù)據(jù)。獲得圖像數(shù)據(jù)的步驟是，先將要顯示的每一幅圖像畫在一個如圖 所示的被分成 1616 共 256 個小方格的矩形框中，再在有筆劃下落處的小方格里填上“1”，無筆劃處填上“0”，這樣就形成了與這個漢字所對應(yīng)的二進制數(shù)據(jù)在該矩形框上的分布，再將此分布關(guān)系以 3216 的數(shù)據(jù)結(jié)構(gòu)組成 64 個字節(jié)的數(shù)據(jù)，并保存在只讀存貯器 ROM 中。以這種方式將若干個漢字的數(shù)據(jù)貯存在存貯器內(nèi)，就完成了圖像數(shù)據(jù)庫的建立工作。 漢字顯示漢字顯示使用的是 1616 的點陣，EDA 實驗箱上有其接口電路，列選信號為SEL0，SEL1，SEL2,SEL3,經(jīng) 4 線 16 線譯碼器輸出 16 列，從左起為第一列，列選信號是由一個 4 位向量 SEL[3..0]控制；行選信號為 H0～H15,是由 16 個行信號組成的，每一行由一個單獨的位來控制，高電平有效。例如“0000”表示第 0 列，“0000000000000001”表示第一行的點亮。由于列是由一個向量決定，而每一時刻的值只能有一個固定的值，因而只能使某一列的若干個點亮，因此就決定了只能用逐列掃描的方法。例如要使第一列的 2,4,6,8，行亮，則列為“0001” 、行為“0000000010101010”就可以實現(xiàn)了。下面是各個部分的程序設(shè)計：列循環(huán)掃描圖 24 1616LED 點陣模塊 6通過對每一列的掃描來完成對字母的現(xiàn)實，只要掃描的頻率足夠快，就能給人以連續(xù)的感覺。因此要控制掃描的頻率，不能太低，否則，就會造成視覺上的不連續(xù)，本設(shè)計的掃描頻率不得低于 50Hz,掃描程序如下: 7Library ieee。use 。use 。Entity dz_xs is Port(enable,clk:in std_logic。 端口定義 輸入信號 Sel:out std_logic_vector(3 downto 0))。 端口定義 輸出信號End dz_xs。Architecture count of dz_xs is Signal lie:std_logic_vector(3 downto 0)。BeginProcess(clk,enable) 脈沖、使能信號beginIf clk39。event and clk=39。139。thenIf enable=39。139。 thenIf lie0000 then Lie=lie0001。Else Lie=1111。End if。 End if。End if。Sel=lie。End process。字符樣式設(shè)計 本環(huán)節(jié)是建立一個數(shù)據(jù)庫，使之能在掃描的同時讀取所需要的信息，從而完成漢字的顯示。本次設(shè)計“王、日、田、口”漢字樣式設(shè)計程序如下：Library ieee。use 。use 。Entity dz_xs is Port(enable,clk:in std_logic。 端口定義 輸入信號 h0,h8:out std_logic_vector(7 downto 0))。 端口定義 輸出信號（h0列數(shù)據(jù)輸出，h8代表行數(shù)據(jù)輸出） 8End dz_xs。Architecture count of dz_xs is Signal lie:std_logic_vector(3 downto 0)。 信號標志Signal past1:std_logic_vector(1 downto 0)。BeginProcess(enable,clk) 脈沖、使能信號BeginIf clk39。event and clk=39。139。thenIf enable=39。139。 thenCase lie isWhen 00=Case lie is “王”字設(shè)計When 0011=h0=00010001。h8=00010000。When 0100=h0=00010001。h8=00010000。When 0101=h0=00010001。h8=00010000。When 0110=h0=00010001。h8=00010000。When 0111=h0=00010001。h8=00010000。When 1000=h0=00011111。h8=11110000。When 1001=h0=00010001。h8=00010000。When 1010=h0=00010001。h8=00010000。When 1011=h0=00010001。h8=00010000。When 1100=h0=00010001。h8=00010000。When 1101=h0=00010001。h8=00010000。When others=h0=00000000。h8=00000000。End case。When 01=Case lie is “日”字設(shè)計 9When0101=h0=00011111。h8=11110000。When0110=h0=00010001。h8=00010000。When0111=h0=00010001。h8=00010000。When1000=h0=00010001。h8=00010000。When1001=h0=00010001。h8=00010000。When1010=h0=00010001。h8=00010000。When1011=h0=00011111。h8=11110000。When others=h0=00000000。h8=00000000。End case。When 10=Case lie is “田”字設(shè)計 When0100=h0=00011111。h8=11110000。When0101=h0=00010001。h8=00010000。When0110=h0=00010001。h8=00010000。When0111=h0=00010001。h8=00010000。When1000=h0=00011111。h8=11110000。When1001=h0=00010001。h8=00010000。When1010=h0=00010001。h8=00010000。