dsp最小系統(tǒng)原理圖設(shè)計(編輯修改稿)
2024-07-26 18:54 本頁面
【文章內(nèi)容簡介】 一個 40bit 累加數(shù)的指數(shù)值，這里的指數(shù)定義為累加器中沒有數(shù)據(jù)占用的位數(shù)的個數(shù)減去 8。(6)兩個地址發(fā)生器、八個輔助寄存器和兩個輔助寄存器算術(shù)單元(ARAU)。3 TMS320VC5402最小系統(tǒng)設(shè)計 系統(tǒng)硬件組成基于TMS320C5402最小系統(tǒng)系統(tǒng)框圖。此最小系統(tǒng)主要由時鐘及復(fù)位電路、JTAG仿真調(diào)試接口電路以及供電系統(tǒng)，外加WATCH DOG電路等模塊構(gòu)成。系統(tǒng)框圖如下：圖31 最小系統(tǒng)框圖 各功能模塊設(shè)計 5V電源產(chǎn)生電路設(shè)計電源電路為系統(tǒng)中DSP芯片及其他元器件提供電源。設(shè)計時主要從電源電壓結(jié)構(gòu)、電流要求及加電次序等三個方面考慮。TMS320VC5402采用了低電壓方式，可以大大降低DSP芯片的功耗，DSP芯片的電源分兩種，即內(nèi)核電源(CVdd)和I/O電源(DVdd) 。I/。5V電源產(chǎn)生電路主要功能是將220V的市電經(jīng)變壓器降成9V交流電，通過整流橋整流、電容濾波、再通過三端集成穩(wěn)壓器78L05輸出穩(wěn)5V電壓，為TPS73HD318提供5V輸入。電路連接圖如下。圖32 電源產(chǎn)生電路原理圖 TMS320C5402的電源設(shè)計TMS320VC5402系統(tǒng)需要的電源類型：CPU核電源、I/O電源。上電次序：CPU內(nèi)核先于I/O上電，后于I/O掉電。數(shù)字部分和模擬部分獨(dú)立供電。以芯片TPS73HD318設(shè)計DSP的電源，TPS73HD318采用了雙電源供電機(jī)制，以獲得更好的電源性能。，便于直接與外部低壓器件接口，而無需額外的電平轉(zhuǎn)換。芯片還提供了兩個寬度為200ms的低電平復(fù)位脈沖。給TPS73HD318提供5V輸入，、其設(shè)計原理圖如下圖所示。圖33 TMS320C5402電源原理圖 時鐘電路和JTAG接口電路設(shè)計TMS320VC5402內(nèi)部有震蕩電路，外接晶體及負(fù)載電容即可正常工作。當(dāng)然也可以不使用內(nèi)部震蕩電路，直接輸入時鐘信號。當(dāng)使用外接晶體時，要配置正確的負(fù)載電容（030pF），使輸出時鐘頻率精確、穩(wěn)定。TMS320VC5402有片內(nèi)鎖相環(huán)PLL（PhaseLocked Loops)可以對輸入的時鐘信號進(jìn)行分頻或者是倍頻。TMS320VC5402 片內(nèi)PLL分頻及倍頻系數(shù)由片內(nèi)寄存器CLKMD控制，CLKMD上電時的值由上電時對外部管腳CLKMD CLKMD CLKMD3電平采樣設(shè)定。JTAG是Joint test Action Group的簡稱，又稱JTAG口，它是一符合IEEE Std 。它主要用于在硬件上對DSP進(jìn)行實(shí)時在線仿真測試和DSP程序的下載，它提供對所連接設(shè)備的邊界掃描，同時也可以用來測試引腳到引腳的連續(xù)性，以及進(jìn)行DSP芯片的外圍器件的操作測試。本次設(shè)計利用DSP芯片內(nèi)部的振蕩器構(gòu)成時鐘電路，在芯片的Xl和X2/CLKIN引腳之間接入一個晶體，用于啟動內(nèi)部振蕩器。目前流行的DSP都備有標(biāo)準(zhǔn)的JTAG（Joint Test
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1