八路搶答器課程設計(編輯修改稿)
2024-07-26 10:17 本頁面
【文章內容簡介】 路設計了搶答器，該搶答器增加了新功能、提高了系統(tǒng)的可靠性、簡化了電路結構、節(jié)約了成本，是一個實用的工程設計。 鎖存器（74HC573）、優(yōu)先編碼器（74LS147）鎖存器74HC573的輸出端為～ 可直接與總線相連。當三態(tài)允許控制端 OE 為低電平時，～ 為正常邏輯狀態(tài)，可用來驅動負載或總線。當OE 為高電平時，～ 呈高阻態(tài)，即不驅動總線，也不為總線的負載，但鎖存器內部的邏輯操作不受影響。當鎖存允許端 LE 為高電平時，Q 隨數(shù)據(jù)D 而變。當LE 為低電平時，O 被鎖存在已建立的數(shù)據(jù)電平。 輸出能直接接到CMOS，NMOS 和TTL 接口上。 操作電壓范圍：～ 低輸入電流： CMOS 器件的高噪聲抵抗特性 引出端符號： ～ 數(shù)據(jù)輸入端 OE 三態(tài)允許控制端（低電平有效） LE 鎖存允許端 ～ 輸出端 ： 74LS573引腳圖 真值表如表11所示： 表11 優(yōu)先編碼器是當多個輸入端同時有信號時,電路只對其中優(yōu)先級別最高的輸入信號進行編碼。10線4線8421 ，其中第9腳NC為空。74LS147優(yōu)先編碼器有9個輸入端和4個輸出端。某個輸入端為0，代表輸入某一個十進制數(shù)。當9個輸入端全為1時，代表輸入的是十進制數(shù)0。4個輸出端反映輸入十進制數(shù)的BCD碼編碼輸出。 74LS147引腳圖 計數(shù)器（74LS192）、顯示譯碼器（CD45174LS48）192 的清除端是異步的。當清除端（MR）為高電平時， 不管時鐘端（CPD、CPU）狀態(tài)如何，即可完成清除功能。192 的預置是異步的。當置入控制端（）為低電平時， 不管時鐘CP的狀態(tài)如何，輸出端（Q0～Q3）即可預置成與數(shù)據(jù)輸入端（P0～P3）相一致的狀態(tài)。 192 的計數(shù)是同步的，靠CPD、CPU同時加在4 個觸發(fā)器上而實現(xiàn)。在CPD、CPU上升沿作用下Q0～Q3 同時變化，從而消除了異步計數(shù)器中出現(xiàn)的計數(shù)尖峰。當進行加計數(shù)或減計數(shù)時可分別利用CPD或CPU，此時另一個時鐘應為高電平。當計數(shù)上溢出時，進位輸出端（）輸出一個低電平脈沖，其寬度為CPU低電平部分的低電平脈沖；當計數(shù)下溢出時， 錯位輸出端（）輸出一個低電平脈沖，其寬度為CPD低電平部分的低電平脈沖。功能表如表12：CD45174LS48是用于驅動共陰極 LED （數(shù)碼管）顯示器的 BCD 碼—七段碼譯碼器，特點：具有BCD轉換、消隱和鎖存控制、七段譯碼及驅動功能的CMOS電路能提供較大的拉電流?？芍苯域寗覮ED顯示器。引腳排列如圖 所示。其中a b c d 為 BCD 碼輸入，a為最低位。LT為燈測試端，加高電平時，顯示器正常顯示，加低電平時，顯示器一直顯示數(shù)碼“8”，各筆段都被點亮，以檢查顯示器是否有故障。BI為消隱功能端，低電平時使所有筆段均消隱，正常顯示時， B1端應加高電平。另外 CD4511有拒絕偽碼的特點，當輸入數(shù)據(jù)越過十進制數(shù)9(1001)時，顯示字形也自行消隱。LE是鎖存控制端，高電平時鎖存，低電平時傳輸數(shù)據(jù)。a～g是 7 段輸出，可驅動共陰LED數(shù)碼管。另外，CD4511顯示數(shù)“6”時，a段消隱；顯示數(shù)“9”時，d段消隱，所以顯示9這兩個數(shù)時，字形不太美觀。 CD4511引腳圖BI：4腳是消隱輸入控制端，當BI=0 時，不管其它輸入端狀態(tài)如何，七段數(shù)碼管均處于熄滅（消隱）狀態(tài)，不顯示數(shù)字。 LT：3腳是測試輸入端，當BI=1，LT=0 時，譯碼輸出全為1，不管輸入 DCBA 狀態(tài)如何，七段均發(fā)亮，顯示“8”。它主要用來檢測數(shù)碼管是否損壞。LE：鎖定控制端，當LE=0時，允許譯碼輸出。 LE=1時譯碼器是鎖定保持狀態(tài)，譯碼器輸出被保持在LE=0時的數(shù)值。AAAA為8421BCD碼輸入端。a、b、c、d、e、f、g：為譯碼輸出端，輸出為高電平1有效。 74LS48引腳圖 輸出端（Ya－Yg）為高電平有效，可驅動燈緩沖器或共陰極VLED。當要求輸出 0－15 時，消隱輸入（）應為高電平或開路，對于輸
范文總結相關推薦
鄂ICP備17016276號-1