脈沖編碼調(diào)制(pcm)課程設(shè)計畢業(yè)論文(編輯修改稿)
2025-07-25 21:24 本頁面
【文章內(nèi)容簡介】 器用同一個時鐘信號，因而可以對它們進行同步復(fù)接(即不需要進行碼速調(diào)整)。又由于兩個編碼器輸出數(shù)據(jù)處于不同時隙，故可對PCMA和PCMB進行線或。本模塊中用或門74LS32對PCMA、PCMB及幀同步信號進行復(fù)接。在譯碼之前，不需要對PCM進行分接處理，譯碼器的時隙同步信號實際上起到了對信號分路的作用。1. 編譯碼器的簡單介紹模擬信號經(jīng)過編譯碼器時，在編碼電路中，他要經(jīng)過取樣、量化、編碼。到底在什么時候取樣，在什么時序輸出PCM碼則由A→D控制來決定，同樣PCM碼被接受到譯碼電路后經(jīng)過譯碼、低通濾波、放大，最后輸出模擬信號，把這兩部分集成在一個芯片上就是一個單路編譯碼器，他只能為一個用戶服務(wù)，即在同一時刻只能為一個用戶進行A\D及D\A變換。編碼器把模擬信號變換成數(shù)字信號的規(guī)律一般有兩種，一種是181。律十五折線變換法，他一般用在PCM路系統(tǒng)中，另一種是A律十三折線非線性交換法，它一般應(yīng)用于PCM 30\32路系統(tǒng)中，這是一種比較常用的變換法。模擬信號經(jīng)取樣后就進行A律十三折線變換，最后變成8位PCM碼，在單路編譯器中經(jīng)變換后的PCM碼是在一個時隙中被發(fā)送出去的這個時序號是由A→D控制來決定的，而在其他時隙時編碼器是沒有輸出的，即對一個單路編譯碼器時來說，他在一個PCM幀里只在一個由它自己的A→D控制電路決定的時隙里輸出8位PCM碼，同樣在一個PCM幀里，它的譯碼電路也只能在一個由它自己的D→A控制電路決定的時序里，從外部接受8位的PCM碼。其實單路編譯碼器的發(fā)送時序和接收時序還是可由外部電路來控制的，編譯碼器的發(fā)送時序由A→D控制電路來控制。我們定義為FSx和FSr，要求FSx和FSr是周期性的，并且它的周期和PCM的周期要相同，都為125181。S，這樣，每來一個FSx，其Codec就輸出一個FSr，其Codec就從外部輸入一個PCM碼。 A/D和D/A方框圖2. TP3067相關(guān)介紹我們所使用的編譯碼器是把Codec和Filter集成在一個芯片上它的框圖見上圖所示。TP3067管腳排列圖TP3067管腳介紹符號 功能VPO+ 接收功率放大器的同向輸出。GNDA 模擬的，所有信號均以該引腳為參考。VPO 接收功率放大器的倒向輸出。VPI 接收功率放大器的倒向輸入。VFRO 接收濾波器的模擬輸出。VCC 正電源引腳，VCC=+5177。5%。FSR 接收幀同步脈沖，F(xiàn)SR為8KHz脈沖序列。DR 接收幀數(shù)據(jù)輸入，PCM數(shù)據(jù)隨著FSR前沿移入DR。BCLKR\CLKSEL 在FSR數(shù)據(jù)的前沿后把數(shù)據(jù)移入DR的位時鐘。MCLKR\PDN 接收主時鐘，、。MCLKX 發(fā)送主時鐘，，它允許與MCLKR異步，同步工作能實現(xiàn)最佳性能。BCLKX PCM數(shù)據(jù)從DX上移出的位時鐘。DX 由FSX啟動的三態(tài)PCM數(shù)據(jù)輸出。FSX 發(fā)送幀同步脈沖輸入，它啟動BCLKX并使DX上PCM數(shù)據(jù)移到DX上。ANLB 模擬環(huán)回路控制輸入，在正常工作時必須置為“0”，當(dāng)拉到邏輯“1”時，發(fā)送濾波器和前置放大器輸出被斷開，改為和接收功率放大器的VPO+輸出連接。GSX 發(fā)送輸入放大器的模擬輸出。用來在外部調(diào)節(jié)增益。VFXI 發(fā)送輸入放大器的倒向輸入。VFXI+ 發(fā)送輸入放大器的非倒向輸入。VBB 負電源引腳，VBB=5177。5%TP3067內(nèi)部結(jié)構(gòu) TP3067內(nèi)部方框圖功能說明i. 上電當(dāng)開始上電瞬間，加壓復(fù)位電路啟動COMBO并使它處于掉電狀態(tài)，所有非主要電路都失效，而Dx、VFRO、VPO、VPO+均處于高阻抗?fàn)顟B(tài)。為了使器件上電，一個邏輯低電平或時鐘脈沖必須作用在MCLKR/PDN引腳上，并且FSx和FSR脈沖必須存在。于是有兩種掉電控制模式可以利用。在第一種中MCLKR/PDN引腳電位被拉高。在另一種模式中使FSx和FSr二者的輸入均連續(xù)保持低電平，在最后一個FSx或FSr脈沖之后相隔2ms左右，器件將進入掉電狀態(tài)，一旦第一個FSx和FSr脈沖出現(xiàn)，上電就會發(fā)生。三態(tài)數(shù)據(jù)輸出將停留在高阻抗?fàn)顟B(tài)中，一直到第二個FSx脈沖出現(xiàn)。ii. 同步工作在同步工作中，對于發(fā)送和接收兩個方向應(yīng)當(dāng)用相同的主時鐘和位時鐘，在這一模式中，MCLKx上必須有時鐘信號在起作用，而MCLKR/PDN引腳則起了掉電控制作用。MCLKR/PDN上的低電平使器件上電，而高電平則使器件掉電。這兩種情況中，不論發(fā)送或接收方向，MCLKx都用作為主時鐘輸入，位時鐘也必須作用在MCLKx上，、BCLKR/CLKCEL可用來選擇合適的內(nèi)部分頻器，本器件可自動補償每幀內(nèi)的第193個時鐘脈沖。當(dāng)BCLKR/CLKSEL引腳上的電平固定時，BCLKx將被選為發(fā)送和接收方向兼用的位時鐘。表84說明可選用的工作頻率，其值視BCLKx/CLKSEL的狀態(tài)而定。在同步模式中，但必須與MCLKx同步。每一個FSx脈沖標(biāo)志著編碼周期的開始，而在BCLKx的正沿上，從前一個編碼周期來的PCM數(shù)據(jù)從已啟動的Dx輸出中移出。在8個時鐘周期后，三態(tài)Dx輸出恢復(fù)到高阻抗?fàn)顟B(tài)。隨著FSR脈沖來臨，依賴BCLKx（或在運行中的BCLKR）負沿上的DR輸入，PCM數(shù)據(jù)被鎖定，F(xiàn)Sx和FSR必須與MCLKx或MCLKR同步。表 主時鐘頻率的選擇BCLKR/CLKSEL被選主時鐘頻率TP3067時鐘01iii. 異步工作在異步工作狀態(tài)中，發(fā)送和接收時鐘必須獨立設(shè)置，只要把靜態(tài)邏輯電平加到MCLKx/PDN引腳上，就能實現(xiàn)這一點。FSx啟動每個編碼周期而且必須與MCLKx和BCLKx保持同步。FSR啟動每一個譯碼周期而且必須與BCLKR同步。BCLKR必須為時鐘信號。表84中的邏輯電平對于異步模式是不成立的。iv. 短幀同步工作COMBO既可以用短幀，也可以用長幀同步脈沖。在加電開始時，器件采用短幀模式，在這種模式中，F(xiàn)Sx和FSr這兩個幀同步脈沖的長度均為一個位時鐘周期。在BCLKx的下降沿當(dāng)FSx為高時，BCLKx的下一個上升沿可啟動輸出符號位的三態(tài)輸出Dx的緩沖器，緊隨其
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1