【文章內(nèi)容簡介】 0A0A11RDWRD0D7AB CS2732WRD07AB CS2732WRD07AB CS6264RDWRD07A12A13A1538譯碼器A0A12RDWRAB CS6264RDWRD07…………未用1215……說明：①8位微機系統(tǒng)地址線一般為16位。采用全譯碼方式時，系統(tǒng)的A0～A12直接與6264的13根地址線相連，系統(tǒng)的A0～A11直接與2732的12根地址線相連。片選信號由74LS138譯碼器產(chǎn)生，系統(tǒng)的A15～A13作為譯碼器的輸入。②各芯片的數(shù)據(jù)總線（D0~D7）直接與系統(tǒng)的數(shù)據(jù)總線相連。③各芯片的控制信號線（RD、WR）直接與系統(tǒng)的控制信號線相連。，設計一個EPROM寫入編程電路，并給出控制軟件的流程。EPROM寫入編程電路設計如下圖所示： 控制軟件流程：（1） 上電復位；（2） 信號為電平”1”無效（寫模式），信號為電平”0”有效（編程控制模式），軟件進入編程狀態(tài)，對EPROM存儲器進行寫入編程操作；（3） 高位地址譯碼信號為電平”1”無效，對存儲器對應0000H~3FFFH地址的數(shù)據(jù)依次進行寫入操作（其中高位地址為0、低位地址從0000H到3FFFH依次加1）寫入的值為數(shù)據(jù)總線對應的值。（4） 高位地址譯碼信號為電平”0”有效，對存儲器對應4000H~7FFFH地址的數(shù)據(jù)依次進行寫入操作（其中高位地址為1，低位地址從0000H到3FFFH依次加1）寫入的值為數(shù)據(jù)總線對應的值。（5） 存儲器地址為7FFFH時，寫入操作完成，控制軟件停止對EPROM的編程狀態(tài)，釋放對信號和信號的控制。假設系統(tǒng)已占用0000~ 27FFH段內(nèi)存地址空間，并擬將后面的連續(xù)地址空間分配給該擴充RAM。A10A15A14A12A13A11系統(tǒng)譯碼器輸出A15~A14A13A12A11A10~A0地址空間/Q0000000000000000~111111111110000H~07FFH/Q10010800H~0FFFH/Q20101000H~17FFH/Q30111800H~1FFFH/Q41002000H~27FFH/Q51010000000000~11111111112800H~2BFFH12C00H~2FFFH/Q6110/Q7111下面方案的問題：1． 地址不連續(xù)，驅(qū)動設計可能會比較麻煩；2． 地址重復，浪費系統(tǒng)地址空間；3． 不容易理解，實際上使用可能會有問題；~CFFFFH，若采用單片容量為16K*1位的SRAM芯片，（1）系統(tǒng)存儲容量為多少？（2）組成該存儲系統(tǒng)共需該類芯片多少個？（3）整個系統(tǒng)應分為多少個芯片組？（1）該計算機系統(tǒng)的存儲器地址空間為A8000H~CFFFFH，系統(tǒng)存儲容量為：（2）單片容量為16K*1為的SRAM芯片的存儲容量為16Kbit=2KB 組成該存儲系統(tǒng)共需該類芯片160KB/2KB=80個（3）題目未給出該系統(tǒng)的數(shù)據(jù)位寬為多少，此處設為8bit位寬則每組芯片組需要8個單片容量為16K*1為的SRAM芯片所有整個系統(tǒng)應分為80/8=10個芯片組。 由一個具有8個存儲體的低位多體交叉存儲體中，如果處理器的訪存地址為以下八進制值。求該存儲器比單體存儲器的平均訪問速度提高多少（忽略初啟時的延時）？（1）10018，10028，10038，…，11008（2）10028，10048，10068，…，12008（3）10038，10068，10118，…，13008此處題目有誤，10018應為，依次類推低位多體交叉存儲體包含8個存儲體，故處理器每次可同時訪問相鄰8個地址的數(shù)據(jù)（1）訪存地址為相鄰地址，故存儲器比單體存儲器的平均訪問速度提高8倍；（2）訪存地址為間隔2個地址，故存儲器比單體存儲器的平均訪問速度提高4倍；（3）訪存地址為間隔3個地址，但訪存地址轉(zhuǎn)換為十進制數(shù)為1112227，分別除8的余數(shù)為0、3，故存儲器比單體存儲器的平均訪問速度提高8倍（可能有誤，不確定）。六？一般接口電路中有哪些端口？ I/O端口指的是I/O接口電路中的一些寄存器；一般接口電路中有數(shù)據(jù)端口、控制端口和狀態(tài)端口。 CPU對I/O端口的編址方式有哪幾種？各有什么特點？80x86對I/O端口的編址方式屬于哪一種？ （1）獨立編址 其特點：系統(tǒng)視端口和存儲單元為不同的對象。 （2）統(tǒng)一編址（存儲器映像編址總線結(jié)構(gòu)） 其特點：將端口看作存儲單元，僅以地址范圍的不同來區(qū)分兩者。 80x86對I/O端口的編址方式屬于獨立編址方式。，每個接口芯片占用8個端口地址。若起始地址為9000H，8個接口芯片的地址連續(xù)分布，用74LS138作為譯碼器，試畫出端口譯碼電路圖，并說明每個芯片的端口地址范圍。A5A4A3接口2接口8接口1……Y7.Y1Y0A2~A0CBAEN A15A14……A7A6接口編號A15~A6A5A4A3A2~A0地址空間11001000000000000~1119000H~9007H2001000~1119008H~900FH3010000~1119010H~9017H4011000~1119018H~901FH5100000~1119020H~9027H6101000~1119028H~902FH7110000~1119030H~9037H8111000~1119038H~903FH CPU與I/O設備之間的數(shù)據(jù)傳送有哪幾種方式？每種工作方式的特點是什么？各適用于什么場合？①無條件控制（同步控制）：特點：方式簡單，CPU隨時可無條件讀/寫數(shù)據(jù)，無法保證數(shù)據(jù)總是有效，適用面窄。適用于外設數(shù)據(jù)變化緩慢，操作時間固定，可以被認為始終處于就緒狀態(tài)。②條件控制（查詢控制）： 特點：CPU主動，外設被動，執(zhí)行I/O操作時CPU總要先查詢外設狀態(tài)；若傳輸條件不滿足時，CPU等待直到條件滿足。解決了CPU與外設間的同步問題，可靠性高，但CPU利用率低，低優(yōu)先級外設可能無法及時得到響應。適用于CPU不太忙，傳送速度不高的場合。③中斷方式： 特點：CPU在執(zhí)行現(xiàn)行程序時為處理一些緊急發(fā)出的情況，暫時停止當前程序，轉(zhuǎn)而對該緊急事件進行處理，并在處理完后返回正常程序。CPU利用率高，外設具有申請CPU中斷的主動權，可以實現(xiàn)實時故障處理，實時響應外設的處理，但中斷服務需要保護斷點（占用存儲空間，降低速度）。適用于CPU的任務較忙，傳送速度要求不高的場合，尤其適用實時控制中緊急事件的處理。④DMA控制： 特點：數(shù)據(jù)不通過CPU，而由DMAC直接完成存儲單元或I/O端口之間的數(shù)據(jù)傳送。接口電路復雜，硬件開銷大，大批量數(shù)據(jù)傳送速度極快。適用于存儲器與存儲器之間，存儲器與外設之間的大批量數(shù)據(jù)傳送的場合。⑤通道方式：特點：以程序方式進行I/O管理，可直接訪問主存儲器，不需CPU干預，可通過通道程序?qū)崿F(xiàn)除數(shù)據(jù)傳輸外的其他操作。？分別有哪些優(yōu)缺點？①軟件查詢：方法簡單，實現(xiàn)起來較容易，效率低。②硬件排序：占用硬件資源，效率較高。③中斷控制芯片：成本較高，效率很高。，便于CPU處理隨機事件和提高工作效率的I/O方式是哪一種？數(shù)據(jù)傳輸速率最快的是哪一種？便于CPU處理隨機事件和提高工作效率的是中斷方式，數(shù)據(jù)傳輸速率最快的是DMA控制方式。七 ARM處理器有幾種運行模式，處理器如何區(qū)別各種不同的運行模式？ARM處理器有7中運行模式：l 用戶模式（user）：ARM處理器正常的程序執(zhí)行狀態(tài)l 快速中斷模式（fiq）：處理高速中斷，用于高速數(shù)據(jù)傳輸或通道處理l 外部中斷模式（irq）：用于普通的中斷處理l 管理模式（supervisor）：操作系統(tǒng)使用的保護模式，系統(tǒng)復位后的默認模式l 中止模式（abort）：數(shù)據(jù)或指令預取中止時進入該模式l 未定義模式（undefined）：處理未定義指令，用于支持硬件協(xié)處理器的軟件仿真l 系統(tǒng)模式（system）：運行特權級的操作系統(tǒng)任務處理器使用CPSR寄存器中的M4~M0位來指示不同的運行模式。 通用寄存器中PC、CPSR和SPSR的作用各是什么？PC：程序計數(shù)器，用于保存處理器要取的下一條指令的地址。CPSR：當前程序狀態(tài)寄存器，CPSR保存條件標志位、中斷禁止位、當前處理器模式標志，以及其他一些相關的控制和狀態(tài)位。SPSR：備份程序狀態(tài)寄存器，當異常發(fā)生時，SPSR用于保存CPSR的當前值，當從異常退出時，可用SPSR來恢復CPSR。 從編程的角度講，ARM處理器的工作狀態(tài)有哪兩種？這兩種狀態(tài)之間如何轉(zhuǎn)換？從編程角度講，ARM處理器的兩種工作狀態(tài)為：l ARM狀態(tài)（復位狀態(tài)）：處理器執(zhí)行32位的字對齊的ARM指令l Thumb狀態(tài)：處理器執(zhí)行16位的半字對齊的Thumb指令ARM指令集和Thumb指令集均有切換處理器狀態(tài)的指令，并可在兩種工作狀態(tài)之間切換：l 進入Thumb狀態(tài)：當操作數(shù)寄存器的狀態(tài)位（最低位）為1時，執(zhí)行BX指令就可以進入Thumb狀態(tài)。如果處理器在Thumb狀態(tài)時發(fā)生異常（異常處理要在ARM狀態(tài)下執(zhí)行），則當異常處理返回時自動切換到Thumb狀態(tài)l 進入ARM狀態(tài)：當操作數(shù)寄存器的狀態(tài)位（最低位）位0時，執(zhí)行BX指令就可以進入ARM狀態(tài)。處理器進行異常處理時，把PC的值放入異常模式鏈接寄存器中，從異常向量地址開始執(zhí)行程序，系統(tǒng)自動進入ARM狀態(tài) 哪些特征是ARM和其他RISC體系結(jié)構(gòu)所共有的？ARM和其他RISC體系結(jié)構(gòu)共有的三個相同特征：l Load/Store體系結(jié)構(gòu)：也稱為寄存器/寄存器體系結(jié)構(gòu)或RR系統(tǒng)結(jié)構(gòu)。在這類機器中，操作數(shù)和運算結(jié)果不能直接從主寄存器中存取，而是必須借用大量的標量或矢量寄存器來進行中轉(zhuǎn)。采用這一結(jié)構(gòu)的處理器必然要使用更多的通用寄存器存儲操作數(shù)和運算結(jié)果，由于寄存器與運算器之間的數(shù)據(jù)傳輸速度遠高于主存與運算器之間的數(shù)據(jù)傳輸速度，采用這一結(jié)構(gòu)有助于提高計算機整體的運行速度l 采用固定長度精簡指令集：這樣使得機器譯碼變得容易，可以通過硬件直接譯碼的方式完成對指令的解析。雖然由于與復雜指令集相比，采用精簡指令集需要更多指令來完成相同的任務，但采用硬件直接譯碼的速度卻高于采用微碼方式譯碼。通過采用高速緩存等提高寄存器存儲速度的技術，采用固定長度精簡指令集的機器可以獲得更高性能l 三地址指令格式：除了除法指令外，ARM的大部分數(shù)據(jù)處理指令采用三地址指令。即在指令中包含了目的操作數(shù)、源操作數(shù)和第二源操作數(shù)八 ARM指令有哪幾種尋址方式？試分別說明。ARM指令系統(tǒng)支持的常見尋址方式有：寄存器尋址：1. 操作數(shù)存放在寄存器中。（名）。 立即尋址：1. 操作數(shù)包含在指令當中。2. 指令地址碼部分就是數(shù)據(jù)本身； 3. 取指時就取出了可立即使用的操作數(shù)； 寄存器間接尋址：寄存器移位尋址1. 操作數(shù)存放在寄存器中。（名）及移位表達式。，再將結(jié)果作為源操作數(shù)。 寄存器間接尋址：1. 操作數(shù)存放在內(nèi)存單元