【文章內(nèi)容簡(jiǎn)介】 ] add esi,4 loop sumlp mov total,eax〔解答〕求這20個(gè)雙字的和，保存在TOTAL變量，不關(guān)進(jìn)心進(jìn)位和溢出。〔〕編寫(xiě)一個(gè)子程序，它以二進(jìn)制形式顯示EAX中32位數(shù)據(jù)，并設(shè)計(jì)一個(gè)主程序驗(yàn)證?！步獯稹?。 代碼段，主程序 mov eax,8F98FF00H call dispbd 。 調(diào)用子程序 。 代碼段，子程序dispbd proc 。 32位二進(jìn)制數(shù)的輸出 push ecx push edx mov ecx,32 。 要輸出的字符個(gè)數(shù)dbd: rol eax,1 。 AL循環(huán)左移一位 push eax and al,01h 。 取AL最低位 add al,30h 。 轉(zhuǎn)化成相應(yīng)的ASCLL碼值 call dispc 。 以二進(jìn)制的形式顯示 pop eax loop dbd pop edx pop ecx retdispbd endp〔〕編制3個(gè)子程序把一個(gè)32位二進(jìn)制數(shù)用8位十六進(jìn)制形式在屏幕上顯示出來(lái)，分別運(yùn)用如下3種參數(shù)傳遞方法，并配合3個(gè)主程序驗(yàn)證它。（1）采用EAX寄存器傳遞這個(gè)32位二進(jìn)制數(shù)（2）采用temp變量傳遞這個(gè)32位二進(jìn)制數(shù)（3）采用堆棧方法傳遞這個(gè)32位二進(jìn)制數(shù)〔解答〕（1） 。 數(shù)據(jù)段wvar word 307281AFH 。 代碼段，主程序 mov eax,wvar call disp mov al,39。H39。 call dispc 。 代碼段，子程序disp proc push ebx push ecx mov ecx,8 。 8位dhw1: rol eax,4 mov ebx,eax and al,0fh 。 轉(zhuǎn)換為ASCII碼 add al,30h cmp al,39。939。 jbe dhw2 add al,7dhw2: call dispc mov eax,ebx loop dhw1 pop ecx pop ebx retdisp endp（2） 。 數(shù)據(jù)段wvar word 307281AFHtemp word ? 。 代碼段，主程序 mov eax,wvar mov temp,eax call disp mov al,39。H39。 call dispc 。 代碼段，子程序disp proc push ebx push ecx mov ecx,8 。 8位 mov eax,tempdhw1: rol eax,4 mov ebx,eax and al,0fh 。 轉(zhuǎn)換為ASCII碼 add al,30h cmp al,39。939。 jbe dhw2 add al,7dhw2: call dispc 。 顯示一個(gè)字符 mov eax,ebx loop dhw1 pop ecx pop ebx retdisp endp（3） 。 數(shù)據(jù)段wvar word 307281AFH 。 代碼段，主程序 push wvar call disp add esp,4 mov al,39。H39。 call dispc 。 代碼段，子程序disp proc push ebp mov ebp,esp push ebx push ecx mov ecx,8 。 8位 mov eax,[ebp+8]dhw1: rol eax,4 mov ebx,eax and al,0fh 。 轉(zhuǎn)換為ASCII碼 add al,30h cmp al,39。939。 jbe dhw2 add al,7dhw2: call dispc mov eax,ebx loop dhw1 pop ecx pop ebx pop ebp retdisp endp〔習(xí)題4. 31〕區(qū)別如下概念：宏定義、宏調(diào)用、宏指令、宏展開(kāi)、宏匯編?！步獯稹澈甓x：就是對(duì)宏進(jìn)行說(shuō)明，由一對(duì)宏匯編偽指令MACRO和ENDM來(lái)完成。宏調(diào)用：宏定義之后的使用。在使用宏指令的位置寫(xiě)下宏名，后跟實(shí)體參數(shù)。宏指令：使用宏時(shí)，其形式很像指令，所以稱(chēng)為宏指令。宏展開(kāi)：在匯編時(shí)，匯編程序用對(duì)應(yīng)的代碼序列替代宏指令。宏匯編：指使用宏的方法進(jìn)行匯編語(yǔ)言程序設(shè)計(jì)。第5章 微機(jī)總線(xiàn)〔〕簡(jiǎn)答題（1）為什么稱(chēng)處理器的數(shù)據(jù)總線(xiàn)是雙向的？（2）8086的地址和數(shù)據(jù)總線(xiàn)為什么要分時(shí)復(fù)用？（3）具有三態(tài)能力的引腳輸出高阻意味著什么？（4）總線(xiàn)周期中的等待狀態(tài)是個(gè)什么工作狀態(tài)？（5）猝發(fā)傳送是一種什么傳送？（6）總線(xiàn)數(shù)據(jù)傳輸為什么要進(jìn)行總線(xiàn)仲裁？（7）異步時(shí)序?yàn)槭裁纯梢詻](méi)有總線(xiàn)時(shí)鐘信號(hào)？（8）32位PC機(jī)為什么采用多級(jí)總線(xiàn)結(jié)構(gòu)，而不是單總線(xiàn)結(jié)構(gòu)？（9）USB總線(xiàn)有幾個(gè)導(dǎo)線(xiàn)組成？（10）什么是微軟宣稱(chēng)的即插即用PnP（PlugandPlay）技術(shù)？〔解答〕① 數(shù)據(jù)總線(xiàn)承擔(dān)著處理器與存儲(chǔ)器、外設(shè)之間的數(shù)據(jù)交換，既可以輸入也可以輸出，故其是雙向的。② 為減少引腳個(gè)數(shù)，8086采用了地址總線(xiàn)和數(shù)據(jù)總線(xiàn)分時(shí)復(fù)用。即數(shù)據(jù)總線(xiàn)在不同時(shí)刻還具有地址總線(xiàn)的功能。③ 具有三態(tài)能力的引腳當(dāng)輸出呈現(xiàn)高阻狀態(tài)時(shí)，相當(dāng)于連接了一個(gè)阻抗很高的外部器件，信號(hào)無(wú)法正常輸出；即放棄對(duì)該引腳的控制，與其他部件斷開(kāi)連接。④ 處理器的運(yùn)行速度遠(yuǎn)遠(yuǎn)快于存儲(chǔ)器和I/O端口。處理器檢測(cè)到存儲(chǔ)器或I/O端口不能按基本的總線(xiàn)周期進(jìn)行數(shù)據(jù)交換時(shí)，插入一個(gè)等待狀態(tài)Tw。等待狀態(tài)實(shí)際上是一個(gè)保持總線(xiàn)信號(hào)狀態(tài)不變的時(shí)鐘周期。⑤ 猝發(fā)傳送是處理器只提供首地址、但可以從后續(xù)連續(xù)的存儲(chǔ)單元中讀寫(xiě)多個(gè)數(shù)據(jù)。⑥ 總線(xiàn)上可能連接多個(gè)需要控制總線(xiàn)的主設(shè)備，需要確定當(dāng)前需要控制總線(xiàn)的主設(shè)備，所以需要總線(xiàn)仲裁。⑦ 異步時(shí)序是由總線(xiàn)握手（Handshake）聯(lián)絡(luò)（應(yīng)答）信號(hào)控制，不是由總線(xiàn)時(shí)鐘控制。故總線(xiàn)時(shí)鐘信號(hào)可有可無(wú)。⑧ 單總線(xiàn)結(jié)構(gòu)限制了許多需要高速傳輸速度的部件。32位PC機(jī)采用多種總線(xiàn)并存的系統(tǒng)結(jié)構(gòu)。各種專(zhuān)用局部總線(xiàn)源于處理器芯片總線(xiàn)，以接近處理器芯片引腳的速度傳輸數(shù)據(jù)，它為高速外設(shè)提供速度快、性能高的共用通道。⑨ 4個(gè)。⑩ 即插即用技術(shù)是指32位PC機(jī)的主板、操作系統(tǒng)和總線(xiàn)設(shè)備配合，實(shí)現(xiàn)自動(dòng)配置功能。〔〕填空題（1）某個(gè)處理器具有16個(gè)地址總線(xiàn)，通?？梢杂肁__________表達(dá)最低位地址信號(hào)，用A15表達(dá)最高地址信號(hào)。（2）8086有3個(gè)最基本的讀寫(xiě)控制信號(hào)，它們是，__________和__________。（3）8086預(yù)取指令時(shí)，在其引腳上將產(chǎn)生__________總線(xiàn)操作；執(zhí)行指令“MOV AX, [BX]”時(shí)，在其引腳上將產(chǎn)生__________總線(xiàn)操作；執(zhí)行指令“MOV [BX], AX”時(shí)，在其引腳上將產(chǎn)生__________總線(xiàn)操作。（4）8086無(wú)等待的總線(xiàn)周期由__________個(gè)T狀態(tài)組成，Pentium無(wú)等待的總線(xiàn)周期由__________個(gè)T狀態(tài)組成。如果處理器的時(shí)鐘頻率為100MHz，則每個(gè)T狀態(tài)的持續(xù)時(shí)間為_(kāi)_________。（5）8086處理器進(jìn)行I/O讀操作時(shí)，其引腳為低，引腳為_(kāi)_________；ISA總線(xiàn)的__________引腳低有效說(shuō)明進(jìn)行I/O讀操作。PCI總線(xiàn)用C/BE[3::0]引腳編碼為_(kāi)_________表示I/O讀總線(xiàn)周期。（6）占用總線(xiàn)進(jìn)行數(shù)據(jù)傳輸，一般需要經(jīng)過(guò)總線(xiàn)請(qǐng)求和仲裁、__________、__________和結(jié)束4個(gè)階段。（7）USB總線(xiàn)理論上最多能夠連接__________個(gè)USB設(shè)備，USB 、全速__________和高速480Mb/s三種速率。（8）PCI總線(xiàn)共用數(shù)據(jù)和地址信號(hào)，所以數(shù)據(jù)傳輸需要兩個(gè)階段：第一個(gè)階段（一個(gè)時(shí)鐘）提供__________（地址，數(shù)據(jù)），第二個(gè)階段（最少一個(gè)時(shí)鐘）交換__________（地址，數(shù)據(jù)）。（9）Pentium的3個(gè)最基本的讀寫(xiě)控制引腳是，__________和__________。（10）用于要求處理器插入等待狀態(tài)的信號(hào)在8086上是引腳READY，在Pentium上是__________引腳，對(duì)應(yīng)ISA總線(xiàn)是__________信號(hào)?！步獯稹尝?0② 讀，寫(xiě)③ 存儲(chǔ)器讀，存儲(chǔ)器讀，存儲(chǔ)器寫(xiě)④ 4，2，10ns⑤ 低有效，0010⑥ 尋址，數(shù)據(jù)傳送⑦ 127，12Mb/s⑧ 地址，數(shù)據(jù)⑨ ，⑩ ，I/O CH RDY〔〕處理器有哪4種最基本的總線(xiàn)操作（周期）？〔解答〕存儲(chǔ)器讀、存儲(chǔ)器寫(xiě)，I/O讀、I/O寫(xiě)?！病?086處理器的輸入控制信號(hào)有RESET，HOLD，NMI和INTR，其含義各是什么？當(dāng)它們有效時(shí)，8086 CPU將出現(xiàn)何種反應(yīng)？〔解答〕RESET：復(fù)位輸入信號(hào)，高電平有效。該引腳有效時(shí)，將迫使處理器回到其初始狀態(tài)；轉(zhuǎn)為無(wú)效時(shí)，CPU重新開(kāi)始工作。HOLD：總線(xiàn)請(qǐng)求，是一個(gè)高電平有效的輸入信號(hào)。該引腳有效時(shí)，表示其他總線(xiàn)主控設(shè)備向處理器申請(qǐng)使用原來(lái)由處理器控制的總線(xiàn)。NMI：不可屏蔽中斷請(qǐng)求，是一個(gè)利用上升沿有效的輸入信號(hào)。該引腳信號(hào)有效時(shí)，表示外界向CPU申請(qǐng)不可屏蔽中斷。INTR：可屏蔽中斷請(qǐng)求，是一個(gè)高電平有效的輸入信號(hào)。該引腳信號(hào)有效時(shí)，表示中斷請(qǐng)求設(shè)備向處理器申請(qǐng)可屏蔽中斷。〔〕區(qū)別概念：指令周期、總線(xiàn)周期（機(jī)器周期）、時(shí)鐘周期、T狀態(tài)。〔解答〕指令周期：一條指令從取指、譯碼到最終執(zhí)行完成的過(guò)程。總線(xiàn)周期（機(jī)器周期）：有數(shù)據(jù)交換的總線(xiàn)操作。時(shí)鐘周期：處理器的基本工作節(jié)拍，由時(shí)鐘信號(hào)產(chǎn)生，一個(gè)高電平和一個(gè)低電平為一個(gè)周期。T狀態(tài)：完成特定操作的一個(gè)時(shí)鐘周期。由于時(shí)間上一個(gè)T狀態(tài)等于一個(gè)時(shí)鐘周期，所以常常將兩者混為一談?！病晨偨Y(jié)8086各個(gè)T狀態(tài)的主要功能?！步獯稹砊1狀態(tài)：總線(xiàn)周期的第一個(gè)時(shí)鐘周期主要用于輸出存儲(chǔ)器地址或I/O地址；T2狀態(tài)：輸出讀/寫(xiě)控制信號(hào)。T3狀態(tài)：鎖存地址、處理器提供的控制信號(hào)和數(shù)據(jù)在總線(xiàn)上繼續(xù)維持有效，且T3時(shí)鐘的前沿（下降沿）對(duì)READY引腳進(jìn)行檢測(cè)。READY信號(hào)有效，進(jìn)入T4周期。T4狀態(tài)：總線(xiàn)周期的最后一個(gè)時(shí)鐘周期，處理器和存儲(chǔ)器或I/O端口繼續(xù)進(jìn)行數(shù)據(jù)傳送，直到完成，并為下一個(gè)總線(xiàn)周期做好準(zhǔn)備。Tw狀態(tài)：等待狀態(tài)。處理器在T3前沿發(fā)現(xiàn)READY信號(hào)無(wú)效后，插入Tw。Tw狀態(tài)的引腳信號(hào)延續(xù)T3時(shí)的狀態(tài)、維持不變?！病痴?qǐng)解釋8086（最小組態(tài)）以下引腳信號(hào)的含義：CLK，A19/S6～A16/S3，AD15～AD0，ALE，和。默畫(huà)它們?cè)诰哂幸粋€(gè)等待狀態(tài)的存儲(chǔ)器讀總線(xiàn)周期中的波形示意。〔解答〕CLK：時(shí)鐘輸入。時(shí)鐘信號(hào)是一個(gè)頻率穩(wěn)定的數(shù)字信號(hào)，其頻率就是處理器的工作頻率，工作頻率的倒數(shù)就是時(shí)鐘周期的時(shí)間長(zhǎng)度。A19/S6～A16/S3：地址/狀態(tài)分時(shí)復(fù)用引腳，是一組4個(gè)具有三態(tài)能力的輸出信號(hào)。這些引腳在訪問(wèn)存儲(chǔ)器的第一個(gè)時(shí)鐘周期輸出高4位地址A19～A16，在訪問(wèn)外設(shè)的第一個(gè)時(shí)鐘周期輸出低電平無(wú)效；其他時(shí)間輸出狀態(tài)信號(hào)S6～S3。AD15～AD0：地址/數(shù)據(jù)分時(shí)復(fù)用引腳，共16個(gè)引腳，用作地址總線(xiàn)時(shí)是單向輸出信號(hào)；用作數(shù)據(jù)總線(xiàn)時(shí)是雙向信號(hào)，具有三態(tài)輸出能力。ALE：地址鎖存允許，是一個(gè)三態(tài)、輸出、高電平有效的信號(hào)。有效時(shí)，表示復(fù)用引腳（AD15～AD0和A19/S6～A16/S3）上正在傳送地址信號(hào)。：訪問(wèn)存儲(chǔ)器或者I/O，是一個(gè)三態(tài)輸出信號(hào)，該引腳高電平時(shí)，表示處理器將訪問(wèn)存儲(chǔ)器，此時(shí)地址總線(xiàn)A19～A0提供20位的存儲(chǔ)器物理地址。該引腳低電平時(shí)，表示處理器將訪問(wèn)I/O端口，此時(shí)地址總線(xiàn)A15～A0提供16位的I/O地址。：讀控制，也是一個(gè)三態(tài)、輸出低電平有效信號(hào)。有效時(shí)，表示處理器正在從存儲(chǔ)單元或I/O端口讀取數(shù)據(jù)。：寫(xiě)控制，是一個(gè)三態(tài)、輸出低電平有效信號(hào)。有效時(shí)，表示處理器正將數(shù)據(jù)寫(xiě)到存儲(chǔ)單元或I/O端口。第6章 存儲(chǔ)系統(tǒng)〔〕簡(jiǎn)答題（1）存儲(chǔ)系統(tǒng)為什么不能采用一種存儲(chǔ)器件構(gòu)成？（2）什么是高速命中和高速缺失（未命中）？（3）高速緩存Cache系統(tǒng)的標(biāo)簽存儲(chǔ)器有什么作用？（4）什么是Cache的地址映射？（5）Cache的寫(xiě)入策略用于解決什么問(wèn)題？（6）存儲(chǔ)器的存取時(shí)間和存取周期有什么區(qū)別？（7）虛擬存儲(chǔ)器是什么存儲(chǔ)器？（8）DRAM芯片怎么有行地址又有列地址？（9）地址重復(fù)是怎么回事？（10）頁(yè)表項(xiàng)的P（D0）位有什么作用？〔解答〕① 因?yàn)楦鞣N存儲(chǔ)器件在容量、速度和價(jià)格方面存在矛盾。速度快，則單位價(jià)格高；容量大，單位價(jià)格低，但存取速度慢。故存儲(chǔ)系統(tǒng)不能采用一種存儲(chǔ)器件。② Cache中復(fù)制著主存的部分內(nèi)容。當(dāng)處理器試圖讀取主存的某個(gè)字時(shí)，Cache控制器首先檢查Cache中是否已包含有這個(gè)字。若有，則處理器直接讀取Cache，這種情況稱(chēng)為高速命中；若無(wú)，則稱(chēng)為高速缺失。③ 標(biāo)簽存儲(chǔ)器保存著該數(shù)據(jù)所在主存的地址信息。④ 主存塊與Cache行之間的對(duì)應(yīng)關(guān)系稱(chēng)“地址映射”， Cache通過(guò)地址映射確定一個(gè)主存塊應(yīng)放到哪個(gè)Cache行組中。⑤ 寫(xiě)入策略用于解決寫(xiě)入Cache時(shí)引起主存和Cache內(nèi)容不一致性的問(wèn)題。⑥ 存取時(shí)間是指從讀