【文章內(nèi)容簡介】 39。)THEN IF(LP = 39。039。)THEN LEDL=39。039。 ELSE LEDL=39。139。 END IF。 ELSE LEDL =39。039。 END IF。 END IF。END PROCESS。END ART。右邊的控制模塊圖如圖所示圖 5 右邊燈控制模塊的工作框圖主控制模塊的VHDL程序，可以實現(xiàn)的VHDL代碼，下面是主控制模塊用于語言說車右燈：：ARCHITECTURE ART OF RC ISBEGIN LEDB=BRAKE。 LEDN=NIGHT。 PROCESS(CLK,RP,LR) BEGIN IF CLK39。EVENT AND CLK = 39。139。 THEN IF(LR = 39。039。)THEN IF(RP = 39。039。)THEN LEDR =39。039。 ELSE LEDR = 39。139。 END IF。 ELSE LEDR =39。039。 END IF。 END IF。 END PROCESS。END ART。第三章 硬件描述語言的介紹 VHDL語言的特點對輕型車的主控制模塊的VHDL程序，可以實現(xiàn)的VHDL代碼，下面是主控制模塊用于語句車右燈：一般的 “自底而上”的計劃方法很難順應現(xiàn)在的快速的局勢。EDA（電子設計自動化）的產(chǎn)生，它使電子系統(tǒng)都發(fā)生了根本性的改變計劃。EDA技術是依賴于一個強大和靈活的計算機操作，EDA軟件平臺，我們可以采用VHDL，現(xiàn)在的“自頂而下地一層一層”實現(xiàn)對應的描述 ，進而可以進行綜合、優(yōu)化配置，仿真并且來驗證，有的因為需要可以生成器件。1 VHDL特點VHDL語言首先被美國國防部提出的。我們通常所說的數(shù)字邏輯電路以及在學習中接觸到的數(shù)字系統(tǒng)的設計都可以用VHDL來描繪,對于電子電路來說是一項革命性的變化。(1)設計水平是高的，和用于計算復雜的電路設計，可以讓我們知道盡快發(fā)現(xiàn)問題，可以大大縮短設計周期的電路。(2) 能夠獨立的實現(xiàn)任務，修改也特別的方便，系統(tǒng)的這種硬件描述能力也特別的強。(3) 可讀性也特別的好，會更加有利于交流，更加適合于文檔保存。(4) VHDL語言不但很標準，而且也很規(guī)范、此外移植性也很強。(5) VHDL式的VHDL不僅可以支持用戶定義的，而且支持“自上而下”的方法，許多電路類型。 VHDL結構庫（LIBRARY）庫可以包含包集合、公共機構和公共機構的設計,當我們需要引用一個庫的時候,我們需要顯示庫名稱并且對庫的名字進行說明,格式如下:LIBRARY庫名然后我們就可以使用本來的庫中原來已經(jīng)編譯好的設計。在庫的成套包裝集合訪問之前必須使用語句可以打開通過。對格式：USE程序包名它可以用在數(shù)據(jù)類型和函數(shù)。用法:IEEE庫。 硬件描述語言標準庫。包集合，英文名稱是Package。而且還可以有常數(shù)定義，更有數(shù)據(jù)類型，元件語句，函數(shù)的定義和過程的定義等等。你可以使用語句說明使用的軟件包組。配置（Configuration）配置語句的格式：CONFIGURATION 配置名OF 實體名IS[語句說明]；END 配置名； 包集合、庫及配置硬件描述語言(VHDL),大多數(shù)的語句是可以用來執(zhí)行的語句，在這個過程中,程序塊語句以及子程序(包括函數(shù)),還有特別多的順序執(zhí)行語句,根據(jù)出現(xiàn)的次序來執(zhí)行單個以及各個語句。常用的兩個下面的語句,例如,其他語句引用其他書籍。IF語句IF語句是依據(jù)制定的不同條件來實行語句的，其格式由三種：第一種 IF 條件 THEN 順序語句 END IF 第二種 IF語句二選擇控制，格式為： IF 條件 THEN 順序處理語句； ELSE 順序處理語句； END IF；第三種 IF語句的“多選擇控制”也可以稱作IF語句的嵌套格式，其中書寫格式可以表示為： IF 條件 THEN 順序處理語句； ELSE 順序處理語句； ……ELSEIF THEN 條件 順序處理語句； ELSE 順序處理語句；END IF； CASE語句 case語句中經(jīng)常使用的線，譯碼器結構。那如果陳述表可讀性好，很簡單。書寫格式：CASE 表達式 ISWHEN 條件表達式=順序處理語句；END CASE?！? “不操作條件，只相當于“然后”。 第四章 軟件程序 Quartus 主要符號介紹QuartusII的主要界面工具按鈕信息顯示 工作區(qū)層次結構顯示菜單欄圖6 QuartusII界面【New】選項：新建工程或文件【Open】選項：打開一個文件?！綨ew Project Wizard】創(chuàng)建一個新的項目。對話框。圖7 New Project對話框【View】：這個按鈕可以全屏顯示或各種窗開關，開關包括一個層次結構窗口，狀態(tài)窗口，窗口消息。【Assignments】菜單圖8 Assignments菜單【processing】：這個菜單功能可以正確的我們所有的電路在編纂工作的電路設計和電路設計的檢查。圖9 processing電路設計【Start Compilation】開始的按鈕開始全編譯過程點，包括集成電路設計，分析適應，程序集的文件工作，時序分析，【tools】菜單【tools】菜單的功能是【run EDA timing analyzer tool】選項：時序分析工具在EDA上運行，EDA此時是作為第三方仿真工具?！綪rogrammer】按下此按鈕后，你可以讓程序員打開窗戶，Altera的各個組件可以下載編程圖10 總體流程圖我們打開Quartus II在桌面軟件選擇文件按鈕【File】向導后，在選擇【New】，之后單擊【New Project Wizard】指定的對話框。其中，選擇好我們選擇的保存路徑，輸入的工程名可以名為wei deng，我們只是進行功能和時序仿真，所以在此界面上只單擊【Finish】即可。然后就可以來建立VHDL程序文件，此時的操作為【File】，【New】操作為打開新建文件。而后在選擇VHDL File就行了。在最后面的是輸入我們所寫的汽車尾燈程序的控制代碼，后面在保存以及可以對該工程文件進行編譯，若是在編譯過程中出現(xiàn)錯誤，或者警告，應該找出錯誤并加以改正，直到編譯成功為止。 第五章 系統(tǒng)仿真編譯結果：圖11 編譯結果編譯的過程：我們打開Quartus II在桌面軟件點擊文件按鈕【File】向導后點擊【New】，再點擊【New Project Wizard】。其中，選擇好我們選擇的保存路徑，輸入的工程名可以名為wei deng，我們只是進行功能和時序仿真，所以在此界面上只單擊【Finish】即可。然后就可以來建立VHDL程序文件，此時的操作為【File】，【New】操作為打開新建文件。在后面的是控制代碼輸入我們所寫的程序后尾燈，保存以及項目文件，如果出現(xiàn)錯誤在編譯過程中，或警告，要找出錯誤并改正，直到編譯成功為止。仿真過程及步驟：首先我們應該點擊按鈕為【File】【New Othe