【文章內(nèi)容簡介】 88字節(jié)的內(nèi)部RAM；（5）32條可編程的I／O口線；（6）2個可工作于4種模式的16位定時／計數(shù)器；（7）5個中斷源／2個中斷優(yōu)先級；（8）可編程串行通道；（9）具有4種工作模式的全雙工串行口；（10）低功耗的待機工作模式和掉電工作模式；（11）片內(nèi)振蕩器和時鐘電路；2．管腳說明圖 31 AT89C51 管腳封裝圖Vcc：供電電壓。GND：接地。P0口：P0口為一個8位漏級開路雙向I／O口，每腳可吸收8 個TTL門電流。當Pl口的管腳第一次寫“1”時，被定義為高阻輸入。P0能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù)／地址的第八位。在FLASH編程時，P0口作為原碼輸入口，當FLASH進行校驗時，P0輸出原碼，此時P0外部必須被拉高。P1口：P1口是一個內(nèi)部提供上拉電阻的8位雙向I／O口，P1口緩沖器能接收輸出個4 TTL門電流。Pl口管腳寫入1后，被內(nèi)部上拉為高，可用作輸入，P1口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在FLASH編程和校驗時，P1口作為第八位地址接收。P2口：P2口為一個內(nèi)部上拉電阻的8位雙向I／O口，P2口緩沖器可接收，輸出4個TTL門電流，當P2口被寫“1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時，P2口的管腳被外部拉低，將輸出電流，這是由于內(nèi)部上拉的緣故。P2口當用于外部程序存儲器或16位地址外部數(shù)據(jù)存儲器進行存取時，P2口輸出地址的高八位。在給出地址“1”時，它利用內(nèi)部上拉優(yōu)勢，當對外部八位地址數(shù)據(jù)存儲器進行讀寫時，P2口輸出其特殊功能寄存器的內(nèi)容。P2口在FLASH編程和校驗時接收高八位地址信號和控制信號。P3口：P3口管腳是8個帶內(nèi)部上拉電阻的雙向I／O口，可接收輸出4個TTL門電流。當P3口寫入“1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3口將輸出電流(ILL)這是由于上拉的緣故。P3口也可作為AT89C51的一些特殊功能口，P3口管腳備選功能：P3．0 RXO(串行輸入口)；P3．1 TXD(串行輸出口)；P3．2 INTO(外部中斷0)；P3．3 INTI(外部中斷1)；P3．4 TO(計時器O外部輸入)；P3．5 T1(計時器1外部輸入)：P3．6 WR(外部數(shù)據(jù)存儲器寫選通)；P3．7 RD(外部數(shù)據(jù)存儲器讀選通)；P3口同時為閃爍編程和編程校驗接收一些控制信號。RST：復位輸入。當振蕩器復位時，要保持RST腳兩個機器周期的高電平時間。ALE：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的低八位字節(jié)。在FLASH編程期間，此引腳用于輸入編程脈沖。在平時，ALE端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的1／6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當用作外部數(shù)據(jù)存儲器時，將跳過一個ALE脈沖。如想禁止ALE的輸出可在SFR 8EH地址上置0。此時， ALE只有在執(zhí)行MOVX，MOVC指令時ALE才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài)ALE禁止，置位無效。PSEN：外部程序存儲器的選通信號。在由外部程序存儲器讀取指令期間，每個機器周期兩次麗有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的麗信號將不出現(xiàn)。EA／VPP：當EA保持低電平時，則在此期間外部程序存儲器(0000H—FFFFH)，不管是否有內(nèi)部程序存儲器。注意加密方式1時，EA將內(nèi)部鎖定為RESET；當EA端保持高電平時，此間內(nèi)部程序存儲器。在FLASH編程期間，此引腳也用于施加12V編程電源(VPP)。XTALl：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。XTAL2：來自反向振蕩器的輸出。3．振蕩器特性XTALI和XTAL2分別為反向放大器的輸入和輸出。該反向放大器可以配置為片內(nèi)振蕩器。石晶振蕩和陶瓷振蕩均可采用。如采用外部時鐘源驅(qū)動器件，XTAL2應不接。由于輸入至內(nèi)部時鐘信號要通過一個二分頻觸發(fā)器，因此對外部時鐘信號的脈寬無任何要求，但必須保證脈沖的高低電平要求的寬度。4．芯片擦除整個EPROM陣列和三個鎖定位的電擦除可通過正確的控制信號組合，并保持ALE管腳處于低電平lOms來完成。在芯片擦除操作中，代碼陣列全被寫“1”且在任何非空存儲字節(jié)被重復編程以前，該操作必須被執(zhí)行。5．編程算法(1)地址線上輸入欲編程的存儲單元地址；(2)在數(shù)據(jù)線上輸入編程數(shù)據(jù)：(3)加正確的控制信號組合；(4)在“高壓”模式下使VPP為12V；(5)在ALE引腳上加一次負脈沖，可對FLASH存儲器的一個字節(jié)或保密位進行編程。編程一個字節(jié)的周期是內(nèi)部自定時的，典型時間不會超過1．5ms。改變編程的存儲單元地址和編程數(shù)據(jù)重復步驟(1)～(5)，直到編程文件最后。此外，AT89C51設有穩(wěn)態(tài)邏輯，可以在零頻率的條件下靜態(tài)邏輯，支持兩種軟件可選的掉電模式。在閑置模式下，CPU停止工作，但RAM、定時器、計數(shù)器、串口和中斷系統(tǒng)仍在工作。在掉電模式下，保存RAM的內(nèi)容并且凍結振蕩器，禁止所用其他芯片功能，直到下一個硬件復位為止。 ADC0808 芯片的選用及簡介ADC0808 和 ADC 0809 除精度略有差別外(前者精度為 8 位、后者精度為 7位)，其余各方面完全相同。它們都是 CMOS 器件，不僅包括一個 8 位的逐次逼近型的 ADC 部分，而且還提供一個 8 通道的模擬多路開關和通道尋址邏輯，因而有理由把它作為簡單的“數(shù)據(jù)采集系統(tǒng)”。利用它可直接輸入 8 個單端的模擬信號分時進行 A/D 轉(zhuǎn)換，在多點巡回檢測和過程控制、運動控制中應用十分廣泛。所以本設計采用 ADC0808 作為轉(zhuǎn)換電路的處理芯片。ADC0808是采樣分辨率為8位的、以逐次逼近原理進行模/數(shù)轉(zhuǎn)換的器件。其內(nèi)部有一個8通道多路開關，它可以根據(jù)地址碼鎖存譯碼后的信號，只選通8路模擬輸入信號中的一個進行A/D轉(zhuǎn)換。ADC0808是ADC0809的簡化版本，功能基本相同。一般在硬件仿真時采用ADC0808進行A/D轉(zhuǎn)換，實際使用時采用ADC0809進行A/D轉(zhuǎn)換。2. ADC0808的引腳功能圖 32 ADC0808 引腳圖ADC0808芯片有28條引腳，采 用 雙 列 直 插 式 封 裝 ， 如 右 圖 所 示 。 各 引 腳 功能 如 下 ： 　 　 1～ 5 和 26～ 28（ IN0～ IN7） ： 8 路 模 擬 量 輸 入 端 。 　 　 1 15 和 17～ 21： 8 位 數(shù) 字 量 輸 出 端 。 　 　 22（ ALE） ： 地 址 鎖 存 允 許 信 號 ， 輸 入 ， 高 電 平 有 效 。 　 　 6（ START） ： A/D 轉(zhuǎn) 換 啟 動 脈 沖 輸 入 端 ， 輸 入 一 個 正 脈 沖 （ 至 少100ns 寬 ） 使 其 啟 動 （ 脈 沖 上 升 沿 使 0808 復 位 ， 下 降 沿 啟 動 A/D 轉(zhuǎn) 換 ） 。 　 　 7（ EOC） ： A/D 轉(zhuǎn) 換 結 束 信 號 ， 輸 出 ， 當 A/D 轉(zhuǎn) 換 結 束 時 ， 此 端 輸 出一 個 高 電 平 （ 轉(zhuǎn) 換 期 間 一 直 為 低 電 平 ） 。 　 　 9（ OE） ： 數(shù) 據(jù) 輸 出 允 許 信 號 ， 輸 入 ， 高 電 平 有 效 。 當 A/D 轉(zhuǎn) 換 結 束 時 ，此 端 輸 入 一 個 高 電 平 ， 才 能 打 開 輸 出 三 態(tài) 門 ， 輸 出 數(shù) 字 量 。 　 　 10（ CLK） ： 時 鐘 脈 沖 輸 入 端 。 要 求 時 鐘 頻 率 不 高 于 640KHZ。 　 　 12（ VREF（ +） ） 和 16（ VREF（ ） ） ： 參 考 電 壓 輸 入 端 　 　 11（ Vcc） ： 主 電 源 輸 入 端 。 13（GND）：地。 　　 23～25（ADDA、ADDB、ADDC）：3 位地址輸入線，用于選通 8 路模擬輸入中的一路通道選擇。表 31 ADC0808 8 通道選擇表地址碼 對應的輸入通道23(ADDA) 24(ADDB) 25(ADDC)0 0 0 IN00 0 1 IN10 1 0 IN20 1 1 IN31 0 0 IN41 0 1 IN51 1 0 IN61 1 1 IN7　 　 電 源 電 壓 （ Vcc） ： 　 　 控 制 端 輸 入 電 壓 ： ～ 15V 　 　 其 它 輸 入 和 輸 出 端 電 壓 ： ～ Vcc+ 　 　 貯 存 溫 度 ： 65℃ ～ +150℃ 　 　 功 耗 （ T=+25℃ ） ： 875mW 　 　 引 線 焊 接 溫 度 ： ① 氣 相 焊 接 （ 60s） ： 215℃ ； ② 紅 外 焊 接 (15s)： 220℃ 　 　 抗 靜 電 強 度 ： 400V 　 　 out7 為 最 低 位 out0 為 最 高 位 ， out7out0 分 別 接 單 片 機 的 到 端 。 74LS373 芯片的選用及簡介由于 51 系列單片機的 P0 口和 P2 口在讀片外存儲器時分別是地址線的低 8位和高 8 位，同時 P0 口還是數(shù)據(jù)線。為了能夠使單片機的接口能達到地址數(shù)據(jù)復用的目的，必須選擇合適的地址鎖存器。而 74LS373 是比較常用的一個地址鎖存器芯片，使用較為廣泛，所以本設計中采用了該芯片。 74LS373 是一個八 D 鎖存器(3S,鎖存允許輸入有回環(huán)特性)。373 為三態(tài)輸出的八 D 透明鎖存器，共有 54S373 和 74LS373 兩種線路 結構型式，其主要電器特性的典型值如下(不同廠家具體值有差別)： 型號 TPD　PD 　54S373/74S373 7ns 525mW 　　54LS373/74LS373 17ns 120mW 　　373 的輸出端 O0～O7 可直接與總線相連。 　　當三態(tài)允許控制端 OE 為低電平時，Q0～Q7 為正常邏輯狀態(tài)，可用來驅(qū)動負載或總線。當 OE 為高電平時，Q0～Q7 呈高阻態(tài)，即不驅(qū)動總線，也不為總線的負載，但鎖存器內(nèi)部的邏輯操作不受影響。 　　當鎖存允許端 LE 為高電平時，Q 隨數(shù)據(jù) D 而變。當 LE 為低電平時，D 被鎖存在已建立的數(shù)據(jù)電平。當 LE 端施密特觸發(fā)器的輸入滯后作用，使交流和直流噪聲抗擾度被改善 400mV。 　圖 33 74LS373 引腳圖　 引出端符號： 　　D0～D7 數(shù)據(jù)輸入端 　　OE 三態(tài)允許控制端（低電平有效） 　　LE 鎖存允許端 　　Q0～Q7 輸出端 ULN2022 芯片的選用及簡介ULN2022 是高壓大電流達林頓晶體管陣列系列產(chǎn)品,具有電流增益高、工作電壓高、溫度范圍寬、帶負載能力強等特點,適應于各類要求高速大功率驅(qū)動的系統(tǒng)。由于用此芯片設計驅(qū)動電路較為簡單實用，有很多優(yōu)點，所以本系統(tǒng)驅(qū)動電路設計部分就采用了此芯片。ULN2022是大電流驅(qū)動陣列,多用于單片機、智能儀表、PLC、數(shù)字量輸出卡等控制電路中。可直接驅(qū)動繼電器等負載。 　　輸入 5VTTL 電平，輸出可達 500mA/50V。 　　ULN2022 是高耐壓、大電流達林頓陳列,由七個硅 NPN 達林頓管組成。 該電路的特點如下: ULN2022 的每一對達林頓都串聯(lián)一個 的基極電阻,在 5V的工作電壓下它能與 TTL 和 CMOS 電路 直接相連,可以直接處理原先需要標準邏輯緩沖器來處理的數(shù)據(jù)。 ULN2022 是高壓大電流達林頓晶體管陣列系列產(chǎn)品,具有電流增益高、工作電壓高、溫度范圍寬、帶負載能力強等特點,適應于各類要求高速大功率驅(qū)動的系統(tǒng)。 圖 34 ULN2022 芯片引腳圖引腳1：CPU脈沖輸入端，端口對應一個信號輸出端。 　　引腳 2：CPU 脈沖輸入端。 　　引腳 3：CPU 脈沖輸入端。 　　引腳 4：CPU 脈沖輸入端。 　　引腳 5：CPU 脈沖輸入端。 　　引腳 6：CPU 脈沖輸入端。 　　引腳 7：CPU 脈沖輸入端。 　　引腳 8：接地。 　　引腳 9：該腳是內(nèi)部 7 個續(xù)流二極管負極的公共端，各二極管的正極分別接各達林頓管的集電極。用于感性負載時，該腳接負載電源正極，實現(xiàn)續(xù)流作用。如果該腳接地,實際上就是達林頓管的集電極對地接通。 　　引腳 10：脈沖信號輸出端，對應 7 腳信號輸入端。 引腳 11：脈沖信號輸出端，對應 6 腳信號輸入端。 　　引腳 12：脈沖信號輸出端，對應 5 腳信號輸入端。 　　引腳 13：脈沖信號輸出端，對應 4 腳信號輸入端。 　　引腳 14：脈沖信號輸出端，對應 3 腳信號輸入端。 　　引腳 15：脈沖信號輸出端，對應 2 腳信號輸入端?！?引腳 16：脈沖信號輸出端，對應 1 腳信號輸入端。 光電轉(zhuǎn)換電路設計光電轉(zhuǎn)換電路由八個相同基本電路組成，每個基本電路由光敏二極管，電阻（含可變電阻） ，電容，運算放大器組成。運用運放放大光敏二極管采集到的光電流并將其轉(zhuǎn)換成 0~5V 的電壓信號輸入到 ADC0808 的模擬信號輸入端。1. 光敏二極管的分布設計 在這個設計電路中，光敏二極管的分布起到了不可或缺的作用，只有合理的分布光敏二極管，才能有效采集光強信號，并將東西南北四個方向的微小信號放大，將信號處理后，才能精確控制電機的轉(zhuǎn)動，從而實現(xiàn)太陽能電池板和太陽光線呈垂直方向。其中光敏二極管的分布圖如下：D 1D 2D 3D 4D 5D 6D 7D 8電 池 板D : 光