【文章內容簡介】 率周期 輸 出正 脈沖 信 號 ，此 頻 率 為 振 蕩 器 頻 率的 1/6。因此它可用作 對 外 部輸 出的 脈沖 或用于 定時 目的。然而要注意的是：每 當 用作外部 數 據存 儲 器 時 ， 將 跳 過 一 個 ALE 脈沖 。此 時 ， ALE 只有在 執(zhí) 行 MOVX， MOVC 指令是 ALE 才起作用。另外， 該 引 腳被 略微拉高。如果微 處 理器在外部 執(zhí) 行 狀態(tài) ALE禁止，置位 無 效。 （ 2） PSEN ：外部程序 內 存 讀選 信 號 。在由外部程序 內 存取指期 間 ，每 個 機器周期 兩次 PSEN 有效。但在 訪問 外部 數 據存 儲 器 時 ， 這兩次有 效的 PSEN 信 號將 不出 現 。 （ 3） EA /VPP： 訪問 程序 內 存控制信 號 。 當 EA 信 號為 低 電平時 ， 只訪問片 外 11 程序 內 存；而 當 EA 為 高 電平時 ， 則對 ROM 的 讀 操作是 從內 部程序 內 存開始，并可延續(xù)至外部程序內存。 （ 4） RST/VPD：復位 /掉 電 保 護 信 號輸 入。 當輸 入的復位信 號 延 續(xù) 2 個 機器周期以上高 電平即為 有效，用以完成 單 片機的復位操作。 I/O 引 腳 P0 口（ ～ ）： 8位 雙向 并行 I/O 接口。 擴 展片外 內 存或 I/O 口 時 ，作為 低 8 位地址和 8位 數 據 總線 的分 時 復用接口，它 為雙向三態(tài) 。 P0口可 帶 8個 TTL負載電 流。 P0口作 為 I/O 輸 出口使用 時 ，由于 P0 口 為開 漏 輸 出，必 須 外接上拉 電阻 才能有高 電平輸 出。 P1 口（ ～ ）： 8位準 雙向 并行 I/O 接口。 P1口每一位都可以 獨 立 設 置成輸 入 輸 出位， P1口可 以驅動 4個 TTL 電 路。 P1 口管 腳寫 入 1 后，被 內 部上拉 為高，可用作 輸 入， P1 口被外部下拉 為 低 電平時 ， 將輸 出 電 流， 這 是由于 內 部上拉的 緣 故。 P2 口（ ～ ）： 8位準 雙向 并行 I/O 接口。 擴 展外部 數 據、程序 內 存 時 ，作 為 高 8位地 址輸 出端口。 P2 口可 以驅動 4 個 TTL 電 路。 P3 口（ ～ ）： 8位準 雙 向接口并 行 I/O。除了與 P1 口有一 樣 的 I/O 功能外，每一 個 引 腳還兼 有第二功能。如表 21 所示。 P3 口的第二功能信 號 都是 單片機的重要控制信 號 ，因此，在 實際 使用 時 ，先按需要 選用 第二功能信 號 ，剩下的才以第一功能的身份作 為數 據位的 I/O 使用。 表 21 P3 口各引腳對應的第二功能 RXD RXD 0INT 1INT T0 T1 WR RD P P P3 口 片內均 含有固定的上拉 電阻 ，故 稱為 準 雙向 并行 I/O 接口。 P0口 片內無 固定的上拉 電阻 ， 由兩個 MOS 管串接，既可 開 路 輸 出，又可 處 于高阻的“ 懸 空” 狀態(tài) ，故 稱為雙向三態(tài) 并行 I/O 接口。 DTMF 芯片概述 MT8870 是一個完整的 DTMF 接收解碼電路和其它電路，如 LCD 驅動電路一起， 12 可實現 CALLERID 功能。它集成了陷波濾波器和數字解碼功能。在濾波器部分，使用了開關電容技術；解碼部分，用數字計數的方法檢測所有 16 種 DTMF 音 頻對，并將它們編成 4bits 的碼。通過在芯片上放置差分輸入放大器，時鐘晶振和可鎖存的三態(tài)輸出，可以使外圍元件最少。 信號經過輸入放大，過濾掉噪聲，再被由 6階高頻組帶通濾波器和 8 階低頻組帶通濾波器組成的陷波濾波器濾出 DTMF 信號，然后經過平滑濾波，再由過零檢測器將模擬信號轉換成數字信號，進入數字部分。信號在數字部分分為兩路，一路直接送到頻率檢測部分，分別對信號進行高頻和低頻檢測。如果輸入信號頻率在預先設置的范圍內，則將檢測結果送到編碼部分進行編碼，并等待 D 觸發(fā)器的同步輸出信號；如果輸入信號頻率不在預先 設置的范圍內，檢測結果維持為 0不變。另一路則送到頻率平均算法部分，分別經過 4， 8分頻，以初步檢測信號的持續(xù)時間，將諸如噪聲之類的干擾消除掉；同時，進一步設置更為嚴格的頻率檢測范圍。如果信號通過了檢測，就使 ESt 端輸出高電平，通過外圍 RC 回路對 St端充電 (R， C 的值可以根據不同的工業(yè)標準進行選擇 )，如果 ESt 端高電平持續(xù)時間足夠長，使充電后 Vc=Vtst(2． 35V，這是通過比較器比較 )，這就意味著所檢測的信號滿足 DTMF 的工作標準，則使引導邏輯部分的輸出同步脈沖到編碼部分，使 4 位編碼輸出，經過延遲單元，鎖存進三態(tài)輸出單元，輸出正確的碼；同時，引導邏輯部分產生 StD 端高電平信號，同時使 GT 維持高電 壓 。如果充電時間不夠長，這就是說即使被檢測信號的頻率在 DTMF 頻率范圍內，但它的持續(xù)時間不足以滿足 DTMF 的工業(yè)標準，輸出同步脈沖保持為 0，編碼結果不輸出。 AT24C02 AT24C02是美國 ATMEL公司的低功耗 CMOS串行 EEPROM， 它是內含 256 8位存儲空間 ， 具有工作電壓寬 （ ～ ） 、擦寫次數多 （ 大于 10000次 ） 、寫入速度快（ 小于 10ms） 等特點。 AT24C02的 3腳是三條地址線，用于確定芯片的硬件地址。在 AT89C51試驗開發(fā)板上它們都接地，第 8腳和第 4腳分別為正、負電源。第 5腳 SDA為串行數據輸入 /輸出，數據通過這條雙向 I2C總線串行傳送，在 AT89C51試驗開發(fā)板上和單片機的 。第 6腳 SCL為串行時鐘輸入線，在 AT89C51試驗開發(fā)板上和單片機的。 SDA和 SCL都需要和正電 源間各接一個 。第 7腳需要接地。 13 24C02中帶有片內地址寄存器。每寫入或讀出一個數據字節(jié)后，該地址寄存器自動加 1，以實現對下一個存儲單元的讀寫。所有字節(jié)均以單一操作方式讀取。為降低總的寫入時間，一次操作可寫入多達 8個字節(jié)的數據。 I2C總線是一種用于 IC器件之間連接的二線制總線。它通過 SDA（串行數據線）及 SCL（串行時鐘線 )兩根線在連到總線上的器件之間傳送信息，并根據地址識別每個器件：不管是單片機、存儲器、 LCD驅動器還是鍵盤接口。 1． I2C總線的基本結構 采用 I2C總線標準的 單片機或 IC器件，其內部不僅有I2C接口電路，而且將內部各單元電路按功能劃分為若干相對獨立的模塊，通過軟件尋址實現片選，減少了器件片選線的連接。 CPU不僅能通過指令將某個功能單元電路掛靠或摘離總線，還可對該單元的工作狀況進行檢測，從而實現對硬件系統(tǒng)的既簡單又靈活的擴展與控制。 2．雙向傳輸的接口特性 傳統(tǒng)的單片機串行接口的發(fā)送和接收一般都各用一條線，如 MCS51系列的 TXD和 RXD，而 I2C總線則根據器件的功能通過軟件程序使其可工作于發(fā)送或接收方式。當某個器件向總線上發(fā)送信息時，它就是發(fā)送器 (也叫主器 件 )，而當其從總線上接收信息時，又成為接收器 (也叫從器件 )。主器件用于啟動總線上傳送數據并產生時鐘以開放傳送的器件，此時任何被尋址的器件均被認為是從器件。 I2C總線的控制完全由掛接在總線上的主器件送出的地址和數據決定。在總線上，既沒有中心機，也沒有優(yōu)先機。 總線上主和從 (即發(fā)送和接收 )的關系不是一成不變的，而是取決于此時數據傳送的方向。 SDA和 SCL均為雙向 I/O線，通過上拉電阻接正電源。當總線空閑時，兩根線都是高電平。連接總線的器件的輸出級必須是集電極或漏極開路，以具有線“與”功能。 I2C總線的數據傳 送速率在標準工作方式下為 100kbit/s，在快速方式下，最高傳送速率可達 400kbit/s。 3． I2C總線上的時鐘信號 在 I2C總線上傳送信息時的時鐘同步信號是由掛接在 SCL時鐘線上的所有器件的邏輯“與”完成的。 SCL線上由高電平到低電平的跳變將影響到這些器件，一旦某個器件的時鐘信號下跳為低電平，將使 SCL線一直保持低電平，使 SCL線上的所有器件開始低電平期。此時，低電平周期短的器件的時鐘由低至高的跳變并不能影響 SCL線的狀態(tài)，于是這些器件將進入高電平等待的狀態(tài)。 當所有器件的時鐘信號都上跳為高 電平時，低電平期結束， SCL線被釋放返回高電平，即所有的器件都同時開始它們的高電平期。其后，第一個結束高電平期 14 的器件又將 SCL線拉成低電平。這樣就在 SCL線上產生一個同步時鐘?？梢?，時鐘低電平時間由時鐘低電平期最長的器件確定，而時鐘高電平時間由時鐘高電平期最短的器件確定。 4．數據的傳送 在數據傳送過程中，必須確認數據傳送的開始和結束。在 I2C總線技術規(guī)范中，開始和結束信號（也稱啟動和停止信號）的定義 。 當時鐘線 SCL為高電平時，數據線 SDA由高電平跳變?yōu)榈碗娖蕉x為“開始”信號；當 SCL線為高電平時， SDA線發(fā)生低電平到高電平的跳變?yōu)椤敖Y束”信號。開始和結束信號都是由主器件產生。在開始信號以后，總線即被認為處于忙狀態(tài)；在結束信號以后的一段時間內，總線被認為是空閑的。 I2C總線的數據傳送格式是：在 I2C總線開始信號后，送出的第一個字節(jié)數據是用來選擇從器件地址的，其中前 7位為地址碼，第 8位為方向位 (R/W)。方向位為“ 0”表示發(fā)送，即主器件把信息寫到所選擇的從器件；方向位為“ 1”表示主器件將從從器件讀信息。開始信號后，系統(tǒng)中的各個器件將自己的地址和主器件送到總線上的地址進行比較，如果與主器件發(fā)送到總 線上的地址一致，則該器件即為被主器件尋址的器件，其接收信息還是發(fā)送信息則由第 8位 (R/W)確定。 在 I2C總線上每次傳送的數據字節(jié)數不限，但每一個字節(jié)必須為 8位，而且每個傳送的字節(jié)后面必須跟一個認可位（第 9位），也叫應答位（ ACK）。送過程如每次都是先傳最高位，通常從器件在接收到每個字節(jié)后都會作出響應，即釋放 SCL線返回高電平，準備接收下一個數據字節(jié)，主器件可繼續(xù)傳送。如果從器件正在處理一個實時事件而不能接收數據時，（例如正在處理一個內部中斷，在這個中斷處理完之前就不能接收 I2C總線上的數據字節(jié)）可以使 時鐘 SCL線保持低電平，從器件必須使 SDA保持高電平，此時主器件產生 1個結束信號，使傳送異常結束，迫使主器件處于等待狀態(tài)。當從器件處理完畢時將釋放 SCL線，主器件繼續(xù)傳送。 當主器件發(fā)送完一個字節(jié)的數據后，接著發(fā)出對應于 SCL線上的一個時鐘（ ACK）認可位，在此時鐘內主器件釋放 SDA線，一個字節(jié)傳送結束，而從器件的響應信號將 SDA線拉成低電平，使 SDA在該時鐘的高電平期間為穩(wěn)定的低電平。從器件的響應信號結束后， SDA線返回高電平，進入下一個傳送周期。 I2C總線還具有廣播呼叫地址用于尋址總線上所有器 件的功能。若一個器件不需要廣播呼叫尋址中所提供的任何數據，則可以忽略該地址不作響應。如果該器件需要廣播呼叫尋址中提供的數據，則應對地址作出響應，其表現為一個接收器。 5．總線競爭的仲裁 總線上可能掛接有多個器件，有時會發(fā)生兩個或多個主 15 器件同時想占用總線的情況。例如，多單片機系統(tǒng)中，可能在某一時刻有兩個單片機要同時向總線發(fā)送數據，這種情況叫做總線競爭。 I2C總線具有多主控能力，可以對發(fā)生在 SDA線上的總線競爭進行仲裁，其仲裁原則是這樣的：當多個主器件同時想占用總線時，如果某個主器件發(fā)送高電平，而另一個主器 件發(fā)送低電平，則發(fā)送電平與此時 SDA總線電平不符的那個器件將自動關閉其輸出級?？偩€競爭的仲裁是在兩個層次上進行的。首先是地址位的比較，如果主器件尋址同一個從器件，則進入數據位的比較，從而確保了競爭仲裁的可靠性。由于是利用 I2C總線上的信息進行仲裁，因此不會造成信息的丟失。 6. I2C總線接口器件 目前在視頻處理、移動通信等領域采用 I2C總線接口器件已經比較普遍。另外，通用的 I2C總線接口器件，如帶 I2C總線的單片機、 RAM、ROM、 A/D、 D/A、 LCD驅動器等器件，也越來越多地應用于計算機及自動控制系統(tǒng) 。 16 第三章 系統(tǒng)硬件設計 本系統(tǒng)使用了大量的硬件電路完成部分功能模塊，其目的就是充分利用硬件電路的可靠性、穩(wěn)定性，使整體電路達到比較高的穩(wěn)定性。此電路主要包括電話線路摘機檢測和線路振鈴信號的檢測電路，語音提示電路，單片機控制和密碼存儲電路 ,DTMF 檢測電路及電器驅動電路。 振鈴檢測和模擬摘機 振鈴檢測的功能是檢測有無鈴流，當用戶被呼叫時，電話交換機發(fā)來鈴流信號。振鈴為 25177。 3HZ 的正弦波，諧鈴失真不大于 10%，電壓有效值 90177。 15V。振鈴信號以 5秒為周期，即 1 秒送， 4秒斷。振鈴檢測電路如圖 31 所示。 圖 31 振鈴檢測與模擬摘機電路 是振鈴信號檢測端，根據振鈴信號電壓比較高的特點，可以先使用高壓穩(wěn)壓二極管進行降壓，然后輸入至光電耦合器。經過 RC回路進行濾波，輸入給光