【文章內容簡介】 詳細設計。第三章是系統軟件的設計，在這章里將會對系統軟件的功能、總體設計和各個部分的具體設計實現作詳細的介紹。主要分為上位機和下位機兩部分具體進行了說明。第四章是系統的調試與分析，這章主要對調試的過程作了詳盡的描述，并對調試過程中產生的問題進行了分析。第五章是系統設計的結論與展望，在這一章中，結論對系統的設計結果作了簡單的總結，展望則根據系統中存在的不足提出了一些相應的改進的方法。第2章 硬件設計在設計的過程中，我們將系統功能分為硬件與軟件來分別實現。本章主要對測試系統硬件的功能、測試系統硬件總體設計、測試系統硬件詳細設計進行介紹。其中測試系統硬件的詳細設計主要是C8051F340單片機系統的硬件設計進行詳細介紹。 硬件功能描述硬件設計是整個系統設計的基礎，是軟件運行的平臺。根據第一章系統方案，首先需要進行整個系統的硬件設計，硬件的設計主要根據系統所要達到的功能而進行。硬件功能主要是搭建下位機的C8051F340單片機系統構成。下位機C8051F340單片機主要作為對數據的采集。該模塊主要包括供電電路、時鐘電路、復位電路、JTAG電路。 硬件總體設計根據系本功能要求，需要完成以下設計：以C8051F340為核心的信號采樣系統，實現過程如圖21。圖21系統總體功能流程圖 硬件詳細設計本小節(jié)主要介紹硬件電路中各自包含的大小模塊的具體電路及電路中個元器件的選擇等。 單片機最小系統該部分主要是為了實現對信號的采樣，進而通過USB發(fā)送到PC機上進行波形的顯示和頻譜的分析。其原理圖如圖22所示。圖22 C8051F340原理圖一般的電源適配器提供的都是5V的電壓。其中的D+、D_分別要接到單片機的9引腳。其原理框圖如圖23所示。圖23 C8051F340供電電路單片機的復位包括初始化和從頭開始工作這樣連續(xù)的兩步。單片機復位引腳Reset接收高電平進行初始化；接收低電平，開始工作。也就是說單片機接收正脈沖開始復位，在正脈沖的下降沿啟動單片機。單片機正常工作期間，復位引腳Reset需要一直保持低電平。工作過程中引腳Reset一旦接收到一個正脈沖，就會再次進行復位啟動。為可靠完成復位，單片機要求Reset引腳施加的正脈沖脈寬不小于2個機器周期（2181。s）。設計復位電路的要求就是確定電阻電容值，使其時間常數達到2個機器周期的復位最小正脈寬要求。本設計中晶振頻率fosc=12MHz時，機器周期T=1181。s，要求加在Reset引腳的正脈寬不小于2181。s。當單片機上電后，因為電容兩端的電壓不能突變就會使RST端瞬間產生一個大約為+5V的電壓，而CMOS單片機最小輸入高電平電壓Umin=，因此RST接收高電平進行初始化。此后+5V對電容C充電導致RST端電壓迅速下降使它變?yōu)榈碗娖?，單片機開始工作。根據上述要求，本設計R23=10K，C值取10181。F。圖24 復位電路 圖24所示電路中，在上電瞬間，由于電容的兩端電壓不可能突變，電阻R5對電容進行充電，充電得時間常數一般由電容和電阻的乘積來決定，要求大于5個外部時鐘周期，有時為防止復位不完全，這些參數可選大一些，在本設計中采用1181。F的電容和1KΩ的電阻，時間常數為1ms，滿足系統復位要求。按鍵閉合時，電容通過R6可進行放電，使電容的壓降為0，當按鍵斷開時，電容充電的過程與上電復位類似。此外，RST/C2CK和單片機的13引腳/RST/C2CK相連。 JTAG電路當系統調試時，需要把在計算機上編譯并生成執(zhí)行的代碼下載到單片機芯片上，實現在線調試硬件和軟件。它的接口有兩端接口，其中一端與計算機的USB口相連，另一端與單片機芯片的JTAG接口相連，這是一個14針的接口，其硬件連接如圖25所示。圖25JTAG電路 USB通信與供電電路 USB通信電路USB采用四線電纜，其中兩根是用來傳送數據的串行通道，另兩根為下游設備提供電源。USB具有可以熱插拔、攜帶方便、標準統一、可以連接多個設備、安裝方便、結構簡單、高帶寬、易于擴展等優(yōu)點，已逐漸成為現代數據傳輸的發(fā)展趨勢。圖26 USB通信電路圖26中C1~C6的容值大小均參考數據手冊上的典型電路；USB的3引腳分別接單片機的D+引腳和D引腳。電源電路是為整個硬件系統提供能源的，它設計的好壞也關乎著系統能否正常工作。與自制的變壓器產生的5V供電系統相比，由USB供出的5V電壓電路安全而且簡單易得，最大輸出電流為500mA，電壓一般為5V177。5%，這里的偏差可以通過接入旁路電容來消除。圖27 最小系統電源電路圖27中，CC8的容值大小均參考數據手冊上的典型電路；USB的1引腳接單片機的REGIN引腳。 系統硬件原理圖設計 本設計單片機C8051F340的原理圖采用Altium Designer Summer 09軟件繪制。 原理圖的設計是整個設計的基礎，它決定了后面整個工作的進展。因此正確設計原理圖非常的重要，一般為避免出錯，所以在設計原理圖時候，應該注意以下幾個問題：首先在畫原理圖之前，應該根據用到的元器件去查看PROTEL的元器件庫里是否有，如過沒有，應該先把這些元器件的原理圖符號先畫好。在畫器件原理圖符號時沒必要把所有的管腳都一一畫出來，只要把用到的引腳畫出來則可。這樣一來可以節(jié)約時間，又可以能讓原理圖看起來更加的簡潔。其次， 在設計系統原理的圖時，最好能把系統分成幾個小模塊，分開去設計。分模塊設計的最大好處就是簡單明了一目了然。最后，當原理圖畫完之后我們還要仔細檢查，只有確認沒有錯誤之后才生成PCB圖，然后在檢查過程中可以用軟件自帶的電氣規(guī)則進行合理的配置。本設計單片機C8051F340的原理圖詳見附錄Ⅰ。 系統整體PCB圖設計 由于本設計單片機C8051F340的原理圖采用Altium Designer Summer 09軟件繪制。所以繪制PCB圖也采用Altium Designer Summer 09軟件。 詳圖見附錄II。第3章 軟件設計硬件設計完成之后，需要編寫相應的應用程序，本章分上位機和下位機兩部分分別進行詳細介紹。根據系統功能要求，系統的軟件設計可分為兩大模塊：下位機信號的采樣及發(fā)送部分和上位機對信號的分析部分，具體功能描述如下。利用C8051F340實現對信號的采樣及發(fā)送。由于在下位機部分我們主要實現的功能是完成對信號的采樣和發(fā)送，所以我們利用C8051F340主要實現，本次設計我們采用的是采樣一組發(fā)送一組進行傳輸。通過USB端口實現將采樣得到的信號發(fā)送到PC機上。 這里其實是一個中間環(huán)節(jié)，是將上位機和下位機連接到一塊的中介，通過對USB端口的設計將采樣后的信號發(fā)送到PC機上。 上位機 利用LabVIEW虛擬儀器設計一個示波器實現波形顯示和頻率分析。 這里其實是本設計的最重要部分，在上位機上主要是利用LabVIEW的強大功能實現對波形的顯示和頻率的分析。 軟件總體設計軟件的設計在整個系統的設計中至關重要，該系統的軟件主要由主程序統領下面的初始化程序和信號處理程序兩大板塊領導。主要是下位機的信號采樣和發(fā)送和上位機我頻譜顯示和分析程序框圖。 下位機軟件總體框圖:圖31下位機總體框圖 上位機軟件總體框圖:圖32 上位機總體框圖主程序統領各個子程序的工作，是程序設計的核心部分，也是難度比較大的一部分，所以必須根據設計要求仔細推敲，保證設計思路的正確，為后面的子程序設計做好鋪墊，要在時序上安排好每個子程序的工作順序，保證各個子程序能夠更好的工作。下位機部分主要實現的功能是對信號的采樣，主要兩部分，初始化，信號采樣并通過USB發(fā)送到PC機。 在設計時整個系統的工作流程，先進入主程序，然后是對I/O口，ADC,和定時器的初始化。再進行對信號的采樣和發(fā)送程序部分，本次設計主要采用的是采樣一組數據發(fā)送一組數據的流程。主程序整個流程結束,依次循環(huán)執(zhí)行。具體流程如下:圖33下位機程序流程圖主程序重要相關代碼注釋如下：1. 禁止看門狗的程序代碼PCA0MD amp。= ~0x40。 2. 處理USB總線的程序代碼USB_Clock_Start()。 這是調用AN169USB通信庫函數USB_Clock_Start()。完成初始化USB總線時鐘USB_Init(USB_VID,USB_PID,USB_MfrStr,USB_ProductStr,USB_SerialStr,USB_MaxPower,USB_PwAttributes,USB_bcdDevice)。這是調用AN169USB通信庫函數USB_Init（）完成USB總線使能CLKSEL |= 0x02。RSTSRC |= 0x02。3. 使能API中斷程序代碼USB_Int_Enable()。調用AN169USB通信庫函數USB_Int_Enable()。完成API中斷使能 初始化單片機初始化流程圖，如圖22所示。圖34 C8051F340初始化流程圖看門狗定時器的初始化：通過對特殊寄存器PCA0MD的WDTE位將看門狗定時器使能，如果該位被置“1”，PCA模塊4被用作看門狗定時器，若為‘0’看門狗定時器被禁止。本設計需要初始化看門狗定時器而該對應位的復位值為‘1’因此無需做修改。 器件時鐘的初始化：通過將特殊寄存器OSCICN的IFCN1和IFCN0位都置‘1’ 設置內部晶振為最高頻率；通過將特殊寄存器CLKMUL的MULEN位置‘1’使能時鐘乘法器，然后延時等待時鐘乘法器準備好。通過設置特殊寄存器CLKSEL選擇時鐘為內部乘法器時鐘。 本設計主要有端口初始化，定時器初始化，ADC初始化，時鐘初始化。 端口I/O初始化包括以下步驟： 用端口輸入方式寄存器（PnMDIN）選擇所有端口引腳的輸入方式（模擬或數字）。 用端口輸出方式寄存器（PnMDOUT）選擇所有端口引腳的輸出方式（漏極開路或推挽）。 用端口跳過寄存器（PnSKIP）選擇應被交叉開關跳過的那些引腳。 將引腳分配給要使用的外設（XBR0、XBRXBR2）。 使能交叉開關（XBARE = 1）。 （1）端口初始化 Port_IO_Init1()。（2）晶振初始化 Oscillator_Init()；（3）ADC初始化 Adc_Init()； （4）定時器初始化 Timer_Init（）；首先對信號進行一組采樣，將采樣后的一組信號通過USB發(fā)送到PC機。具體程序如下： while (1) { if(AD_flag2==1) { AD_flag2=0。 if(AD_flag1==1) Block_Write(Out_Packet1, 1500)。 else Block_Write(Out_Packet2, 1500)。 } } 本設計起初設計的采樣一個數據然后發(fā)送一個數據，然后再采樣一個再發(fā)送一個經過實際的實驗發(fā)現這樣做效率地而且效果不明顯。最后改為采樣一組數據再發(fā)送，以上程序就是為此設計。 完成最信號的AD轉換后，對信號進行采樣，考慮到時效性，我們采樣一組數據在通過USB進行發(fā)送。具體程序如下：void Adc_ConvComplete_ISR(void) interrupt 10{ if(AD_flag1==0) { Out_Packet1[num] = ADC0H。 num++。 if(num=1500) { num=0。 AD_fla