基于at89c51光電轉(zhuǎn)速計(jì)的設(shè)計(jì)畢業(yè)論文(編輯修改稿)
2024-07-24 17:24 本頁面
【文章內(nèi)容簡(jiǎn)介】 NT0（外部中斷0）● /INT1（外部中斷1）● T0（記時(shí)器0 外部輸入）● T1（記時(shí)器1 外部輸入）● /WR（外部數(shù)據(jù)存儲(chǔ)器寫選通）● /RD（外部數(shù)據(jù)存儲(chǔ)器讀選通）●P3 口同時(shí)為閃爍編程和編程校驗(yàn)接收一些控制信號(hào)?！?RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時(shí)，要保持RST 腳兩個(gè)機(jī)器周期的高電平時(shí)間?！馎LE/PROG：當(dāng)訪問外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的低位字節(jié)。在FLASH 編程期間，此引腳用于輸入編程脈沖。在平時(shí)，ALE 端以 不變的頻率周期輸出正脈沖信號(hào)，此頻率為振蕩器頻率的1/6。因此它可用作對(duì)外部輸出的脈沖或用于定時(shí)目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過一個(gè)ALE 脈沖。如想禁止ALE 的輸出可在SFR8EH 地址上置0。此時(shí)， ALE 只有在執(zhí)行MOVX，MOVC 指令是ALE 才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài)ALE 禁止，置位無效。 ●PSEN：外部程序存儲(chǔ)器的選通信號(hào)。在由外部程序存儲(chǔ)器取指期 間，每個(gè)機(jī)器周期兩次/PSEN 有效。但在訪問外部數(shù)據(jù)存儲(chǔ)器時(shí),這兩次有效的 /PSEN 信號(hào)將不出現(xiàn)。 ●EA/VPP：當(dāng)/EA 保持低電平時(shí)，則在此期間外部程序存儲(chǔ)器（0000HFFFFH），不管是否有內(nèi)部程序存儲(chǔ)器。注意加密方式1 時(shí)，/EA 將內(nèi)部鎖定為RESET；當(dāng)/EA 端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。 在FLASH 編程期間，此引腳也用于施加12V 編程電源（VPP）?！馲TAL1：反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工作電路的輸入?！馲TAL2：來自反向振蕩器的輸入。3．振蕩器特性：XTAL1 和XTAL2 分別為反向放大器的輸入和輸出。該反向放大器可以配置為片內(nèi)振蕩器。石晶振蕩和陶瓷振蕩均可采用。如采用外部時(shí)鐘源驅(qū)動(dòng)器件, XTAL2應(yīng)不接。有余輸入至內(nèi)部時(shí)鐘信號(hào)要通過一個(gè)二分頻觸發(fā)器，因此對(duì)外部時(shí)鐘信號(hào)的脈寬無任何要求，但必須保證脈沖的高低電平要求的寬度。4．芯片擦除：整個(gè)PEROM 陣列和三個(gè)鎖定位的電擦除可通過正確的控制信號(hào)組合，并保持ALE 管腳處于低電平10ms 來完成。在芯片擦操作中，代碼陣列全被寫“1”且在任何非空存儲(chǔ)字節(jié)被重復(fù)編程以前，該操作必須被執(zhí)行。此外，AT89C51 設(shè)有穩(wěn)態(tài)邏輯，可以在低到零頻率的條件下靜態(tài)邏輯，支持兩種軟件可選的掉電模式。在閑置模式下，CPU 停工作。但RAM，定時(shí)器，計(jì)數(shù)器，串口和中斷系統(tǒng)仍在工作。在掉電模式下，保存RAM 的內(nèi)容并且凍結(jié)振蕩器，禁止所用其他芯片功能，直到下一個(gè)硬件復(fù)位為止。 出于單片機(jī)在測(cè)量轉(zhuǎn)速方面具有體積小、性能強(qiáng)、成本低等特點(diǎn)，可以保證測(cè)量的精度，我們這里的設(shè)計(jì)便基于AT89C51。 液晶顯示模塊顯示模塊是輸出設(shè)備,是人機(jī)交流的重要環(huán)節(jié)方案一：選用開發(fā)板上的串行LED顯示轉(zhuǎn)速，四位數(shù)碼管顯示的數(shù)據(jù)制約性比較大，無法實(shí)現(xiàn)顯示多個(gè)信息。方案二：選用開發(fā)板上的選用LCD1602顯示信息，LCD1602可顯示2*16個(gè)字符。（如圖27所示）,其特點(diǎn)是：輕薄短小、耗電量低、無輻射危險(xiǎn)，平面直角顯示以及影像穩(wěn)定不閃爍等。綜合上述兩種方案,因此選擇方案二進(jìn)行信息輸出。如圖27 LM016LLM016L引腳介紹： Vss（1腳）：一般接地。 Vdd（2腳）：接電源。 Vee（3腳）：液晶顯示器對(duì)比度調(diào)整端，接電源對(duì)比度最弱，接地時(shí)對(duì)比度最高（對(duì)比度過高時(shí)會(huì)產(chǎn)生“鬼影”，使用時(shí)可以通過一個(gè)10K的電位器調(diào)整對(duì)比度）。RS(4腳)：RS為寄存器選擇高電平1時(shí)選擇數(shù)據(jù)寄存器、低電平0時(shí)選擇指令寄存器。R/W（5腳）：R/W為讀寫信號(hào)線，高電平（1）時(shí)進(jìn)行讀操作，低電平（0）時(shí)進(jìn)行寫操作。E（6腳）：E或（EN）端為使能端，下降沿使能。DB0（7腳）：低4位三態(tài)、雙向數(shù)據(jù)總線0位（最低位）。DB1（8腳）：低4位三態(tài)、雙向數(shù)據(jù)總線1位。DB2（9腳）：低4位三態(tài)、雙向數(shù)據(jù)總線2位。DB3（10腳）：低4位三態(tài)、雙向數(shù)據(jù)總線3位。DB4（11腳）：高4位三態(tài)、雙向數(shù)據(jù)總線4線。 DB5（12腳）：高4位三態(tài)、雙向數(shù)據(jù)總線5線。 DB6（13腳）：高4位三態(tài)、雙向數(shù)據(jù)總線6位。DB7（14腳）：高4位三態(tài)、雙向數(shù)據(jù)總線7位（最高位）（也是busy flang）。綜合以上，論證的各個(gè)模塊方案，進(jìn)行系統(tǒng)電路的搭建，及程序的編寫和實(shí)現(xiàn)。第三章 電路原理和程序流程 電路原理 轉(zhuǎn)速傳感器電路圖31 轉(zhuǎn)速傳感電路 信號(hào)的放大整形電路如圖32中，信號(hào)放大的只是幅度而不會(huì)改變頻率，運(yùn)算器放大的倍數(shù)為（R3+R4）/R3.圖32 信號(hào)的處理電路 圖中D1D4為肖特基二極管（DIODE），本設(shè)計(jì)采用的穩(wěn)壓二極管IN4625，其中RRRR6為10K，R4為150K，R3為500K的電位器。 AT89C51單片機(jī)最小系統(tǒng)電路 圖32 AT89C51單片機(jī)最小系統(tǒng)圖33 基于AT89C51單片機(jī)的光電轉(zhuǎn)速計(jì)的整體電路 主程序的初始化 （1）.定時(shí)器的初始化AT89C51 有兩個(gè)定時(shí)器/計(jì)數(shù)器T0 和T1，每個(gè)定時(shí)器/計(jì)數(shù)器均可設(shè)置成為16位，也可以設(shè)置成為13 位進(jìn)行定時(shí)或計(jì)數(shù)。計(jì)數(shù)器的功能是對(duì)T0 或T1 外來脈沖的進(jìn)行計(jì)數(shù)，外部輸入脈沖負(fù)跳變時(shí)，計(jì)數(shù)器進(jìn)行加1。定時(shí)功能是通過計(jì)數(shù)器的計(jì)數(shù)來實(shí)現(xiàn)的，每個(gè)機(jī)器周期產(chǎn)生1 個(gè)計(jì)數(shù)脈沖，即每個(gè)機(jī)器周期計(jì)數(shù)器加1，因此定時(shí)時(shí)間等于計(jì)數(shù)個(gè)數(shù)乘以機(jī)器周期。定時(shí)器工作時(shí)，每接收到1 個(gè)計(jì)數(shù)脈沖（或機(jī)器周期）則在設(shè)定的初值基礎(chǔ)上自動(dòng)加1，當(dāng)所有位都位1時(shí)，再加1 就會(huì)產(chǎn)生溢出，將向CPU 提出定時(shí)器溢出中斷身請(qǐng)。當(dāng)定時(shí)器采用不同的工作方式和設(shè)置不同的初值時(shí)，產(chǎn)生溢出中斷的定時(shí)值和計(jì)數(shù)值將不同，從而可以適應(yīng)不同的定時(shí)或計(jì)數(shù)
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1