【文章內(nèi)容簡介】 適用于 100 及以上的專用配變kVkVA電用戶。跟蹤補(bǔ)償?shù)膬?yōu)點(diǎn)是：可較好的跟蹤無功負(fù)荷的變化，運(yùn)行方式靈活，補(bǔ)償效果好，但是費(fèi)用高，且自動投切裝置較隨機(jī)、隨器補(bǔ)償?shù)目刂票Ｗo(hù)裝置復(fù)雜，如有任一元件損壞，則可導(dǎo)致電容器不能投切。且主要適用于大容量大負(fù)荷的配變。上述三種補(bǔ)償方式均可對特定種類無功負(fù)荷實(shí)現(xiàn)“就地平衡” 的無功補(bǔ)償，降損節(jié)能效果好。2．3 確定補(bǔ)償容量的幾種方法2．3．1 從提高功率因數(shù)需要確定補(bǔ)償容量設(shè)電網(wǎng)的最大負(fù)荷月的平均有功功率為 ，補(bǔ)償前的功率因數(shù)為 ，RjP1cos?補(bǔ)償后的功率因數(shù)為 ，則所需要的補(bǔ)償容量 的計(jì)算公式為2cos?cQ)(21?tgtQpjc??若要求將功率因數(shù)由 提高的 而小于 ，則補(bǔ)償容量 計(jì)算為1s2os3osc )()( 12?tPtgPpjcpj ??()()2．3．2 從降低線路有功損耗需要來確定補(bǔ)償容量設(shè)補(bǔ)償前線路中的電流為 ，相應(yīng)的有功電流為 ，無功電流為 ，補(bǔ)償1I1rI1xI無功 后線路中的電流為 ，相應(yīng)的有功電流為 ，無功電流為 ，則Q2 2補(bǔ)償前的線路損耗為： RIIPr2121)cos(3???補(bǔ)償后的線路損耗為： IRIr22)cos(3則補(bǔ)償后線損降低的百分值為： %10])cos(1[%0221 ????????lP若根據(jù)要求 已經(jīng)確定，則可求得：% ?1sco2?則補(bǔ)償容量可以按式 )(21?tgtPQpjc?來計(jì)算。2．3．3 從提高運(yùn)行電壓需要來確定補(bǔ)償容量配電線路末端電壓較低，通常是通過無功補(bǔ)償來提高供電電壓的，因此，有時要從提高線路電壓來確定補(bǔ)償容量。設(shè)補(bǔ)償前線路電源電壓為 ，線路末端電壓為 ，線路輸送的有功功率為1U2U，無功功率為 ，電阻為 ，電抗為 ，則PQRX212QP???補(bǔ)償無功 后，線路末端電壓升為 則c 39。U212)(XPRc?????()()()()()()()所以投入無功補(bǔ)償后末端電壓增量 為U?22XQc????故補(bǔ)償容量 Xc??2若為三相線路，則所需的補(bǔ)償容量為 UQlc??2式中 ——三相線路的線電壓增量，iU?kV ——三相線路的線電壓，39。2i ()()()第 3 章 硬件設(shè)計(jì)在一系列的理論分析之后，本次設(shè)計(jì)將采用根據(jù)功率因數(shù)來確定補(bǔ)償容量的方法，再根據(jù)當(dāng)前無功補(bǔ)償技術(shù)的發(fā)展?fàn)顩r，我們采用 TSC 并聯(lián)電容器型的無功補(bǔ)償裝置。它具有連線和控制方式簡單，電容使用效率高及不產(chǎn)生諧波污染等優(yōu)點(diǎn)。3．1 無功補(bǔ)償裝置的技術(shù)要求3．1．1 補(bǔ)償控制應(yīng)符合技術(shù)條件本次裝置設(shè)計(jì)的基本技術(shù)條件 [6]：(1) 控制方式：可控硅與接觸器聯(lián)合控制，即在投切時采用可控硅，正常運(yùn)行時采用接觸器的方式。(2) 工作方式：動態(tài)跟蹤，邏輯判斷，自動及時補(bǔ)償容量。(3) 控制物理量：以無功功率電容器的投切。(4) 補(bǔ)償方式：采用三相共補(bǔ)。(5) 自動延時功能：電容器投切延時至少 10 秒，同組電容器的投切間隔時間大于 5 分鐘 。(6) 保護(hù)功能：過電壓快速切斷功能：當(dāng)電網(wǎng)電壓大于高壓保護(hù)值時，自動切除全部電容器。短路保護(hù)：由快速熔斷器和空氣開關(guān)雙重保護(hù)。(7) 現(xiàn)場參數(shù)顯示：可現(xiàn)場顯示電網(wǎng)運(yùn)行參數(shù)，比如電壓、電流、功率因數(shù)。3．1．2 測量精度(1) 電壓、電流： 級(2) 有功功率、無功功率、功率因數(shù)： 級3．1．3 控制器原理由以上功能，可得到控制器的機(jī)構(gòu)圖如圖 圖 控制器結(jié)構(gòu)原理圖3．2 硬件介紹3．2．1 微處理器AT89C52[7]是一個低電壓，高性能 CMOS 8 位單片機(jī)，片內(nèi)含 8k bytes 的可反復(fù)擦寫的 Flash 只讀程序存儲器和 256 bytes 的隨機(jī)存取數(shù)據(jù)存儲器（ RAM） ，器件采用 ATMEL 公司的高密度、非易失性存儲技術(shù)生產(chǎn)，兼容標(biāo)準(zhǔn) MCS51指令系統(tǒng)，片內(nèi)置通用 8 位中央處理器和 Flash 存儲單元，AT89C52 單片機(jī)在電子行業(yè)中有著廣泛的應(yīng)用。主要功能特性(1) 兼容 MCS51 指令系統(tǒng)。 (2) 8k 可反復(fù)擦寫(大于 1000 次)Flash ROM。 (3) 32 個雙向 I/O 口。 (4) 256x8bit 內(nèi)部 RAM。 (5) 3 個 16 位可編程定時/計(jì)數(shù)器中斷。(6) 時鐘頻率 024MHz。(7) 2 個串行中斷，可編程 UART 串行通道。(8) 2 個外部中斷源，共 8 個中斷源。(9) 2 個讀寫中斷口線，3 級加密位。 (10) 低功耗空閑和掉電模式，軟件設(shè)置睡眠和喚醒功能。(11) 有 PDIP、PQFP、TQFP 及 PLCC 等幾種封裝形式，以適應(yīng)不同產(chǎn)品的需求。圖 PDIP 封裝的 AT89C52 引腳圖AT89C52 為 8 位通用微處理器，采用工業(yè)標(biāo)準(zhǔn)的 C51 內(nèi)核，在內(nèi)部功能及管腳排布上與通用的 8xc51 相同（如圖 ） ，其主要用于會聚調(diào)整時的功能控制。功能包括對會聚主 IC 內(nèi)部寄存器、數(shù)據(jù) RAM 及外部接口等功能部件的初始化，會聚調(diào)整控制，會聚測試圖控制，紅外遙控信號 IR 的接收解碼及與主板CPU 通信等。主要管腳有：XTAL1（19 腳）和 XTAL2（18 腳）為振蕩器輸入輸出端口，外接 12MHz 晶振。RST/Vpd（9 腳）為復(fù)位輸入端口，外接電阻電容組成的復(fù)位電路。VCC（40 腳）和 VSS（20 腳）為供電端口，分別接+5V電源的正負(fù)端。P0~P3 為可編程通用 I/O 腳，其功能用途由軟件定義，在本設(shè)計(jì)中，P0 端口（ 32~39 腳）被定義為 N1 功能控制端口，分別與 N1 的相應(yīng)功能管腳相連接，13 腳定義為 IR 輸入端，10 腳和 11 腳定義為 I2C 總線控制端口，分別連接 N1 的 SDAS（18 腳）和 SCLS（19 腳）端口，12 腳、27 腳及 28 腳定義為握手信號功能端口，連接主板 CPU 的相應(yīng)功能端，用于當(dāng)前制式的檢測及會聚調(diào)整狀態(tài)進(jìn)入的控制功能。 (1) P0 口：P0 口是一組 8 位漏極開路型雙向 I/O 口， 也即地址/ 數(shù)據(jù)總線復(fù)用口。作為輸出口用時，每位能吸收電流的方式驅(qū)動 8 個 TTL 邏輯門電路，對端口 P0 寫 “1”時，可作為高阻抗輸入端用。在訪問外部數(shù)據(jù)存儲器或程序存儲器時，這組口線分時轉(zhuǎn)換地址（低 8 位）和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部上拉電阻。在 Flash 編程時，P0 口接收指令字節(jié)，而在程序校驗(yàn)時，輸出指令字節(jié)，校驗(yàn)時，要求外接上拉電阻。(2) P1 口：P1 是一個帶內(nèi)部上拉電阻的 8 位雙向 I/O 口， P1 的輸出緩沖級可驅(qū)動（吸收或輸出電流）4 個 TTL 邏輯門電路。對端口寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口。作輸入口使用時，因?yàn)閮?nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流(IIL)。與 AT89C51 不同之處是， 和 還可分別作為定時 /計(jì)數(shù)器 2 的外部計(jì)數(shù)輸入（）和輸入（） 。(3) P2 口： P2 是一個帶有內(nèi)部上拉電阻的 8 位雙向 I/O 口，P2 的輸出緩沖級可驅(qū)動（吸收或輸出電流）4 個 TTL 邏輯門電路。對端口 P2 寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時可作輸入口，作輸入口使用時，因?yàn)閮?nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流(IIL)。在訪問外部程序存儲器或 16 位地址的外部數(shù)據(jù)存儲器（例如執(zhí)行 MOVX @DPTR 指令）時，P2 口送出高 8 位地址數(shù)據(jù)。在訪問 8 位地址的外部數(shù)據(jù)存儲器（如執(zhí)行MOVX @RI 指令）時，P2 口輸出 P2 鎖存器的內(nèi)容。Flash 編程或校驗(yàn)時，P2亦接收高位地址和一些控制信號。(4) P3 口： P3 口是一組帶有內(nèi)部上拉電阻的 8 位雙向 I/O 口。P3 口輸出緩沖級可驅(qū)動（吸收或輸出電流）4 個 TTL 邏輯門電路。對 P3 口寫入“1”時，它們被內(nèi)部上拉電阻拉高并可作為輸入端口。此時，被外部拉低的 P3 口將用上拉電阻輸出電流（IIL） 。P3 口除了作為一般的 I/O 口線外，更重要的用途是它的第二功能 P3 口還接收一些用于 Flash 閃速存儲器編程和程序校驗(yàn)的控制信號。P3 口作為 AT89C51 的一些特殊功能口，如表 所示：表 AT89C52 P3 口備選功能管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） 0INT (外部中斷 0) 1（外部中斷 1） T0（記時器 0 外部輸入） T1（記時器 1 外部輸入） WR（外部數(shù)據(jù)存儲器寫選通） D（外部數(shù)據(jù)存儲器讀選通）P3 口同時為閃爍編程和編程校驗(yàn)接收一些控制信號。(5) RST：復(fù)位輸入。當(dāng)振蕩器工作時，RST 引腳出現(xiàn)兩個機(jī)器周期以上高電平將使單片機(jī)復(fù)位。(6) ALE/PROG：當(dāng)訪問外部程序存儲器或數(shù)據(jù)存儲器時， ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低 8 位字節(jié)。一般情況下，ALE 仍以時鐘振蕩頻率的 1/6 輸出固定的脈沖信號，因此它可對外輸出時鐘或用于定時目的。要注意的是：每當(dāng)訪問外部數(shù)據(jù)存儲器時將跳過一個 ALE 脈沖。對 Flash 存儲器編程期間，該引腳還用于輸入編程脈沖（PROG） 。如有必要，可通過對特殊功能寄存器（SFR）區(qū)中的 8EH 單元的 D0 位置位，可禁止 ALE 操作。該位置位后，只有一條 MOVX 和 MOVC 指令才能將 ALE 激活。此外，該引腳會被微弱拉高，單片機(jī)執(zhí)行外部程序時，應(yīng)設(shè)置 ALE 禁止位無效。 (7) PSEN：程序儲存允許（PSEN ）輸出是外部程序存儲器的讀選通信號，當(dāng) AT89C52 由外部程序存儲器取指令（或數(shù)據(jù)）時，每個機(jī)器周期兩次 PSEN有效，即輸出兩個脈沖。在此期間，當(dāng)訪問外部數(shù)據(jù)存儲器，將跳過兩次PSEN 信號。(8) EA/VPP：外部訪問允許。欲使 CPU 僅訪問外部程序存儲器（地址為0000H—FFFFH） ，EA 端必須保持低電平（接地） 。需注意的是：如果加密位LB1 被編程，復(fù)位時內(nèi)部會鎖存 EA 端狀態(tài)。如 EA 端為高電平（接 VCC 端） ，CPU 則執(zhí)行內(nèi)部程序存儲器中的指令。Flash 存儲器編程時，該引腳加上 +12V的編程允許電源 VPP，當(dāng)然這必須是該器件是使用 12V 編程電壓 VPP。(9) XTAL1：振蕩器反相放大器的及內(nèi)部時鐘發(fā)生器的輸入端。(10)XTAL2：振蕩器反相放大器的輸出端。時鐘振蕩器：AT89C52 中有一個用于構(gòu)成內(nèi)部振蕩器的高增益反相放大器，引腳 XTAL1 和 XTAL2 分別是該放大器的輸入端和輸出端。這個放大器與作為反饋元件的片外石英晶體或陶瓷諧振器一起構(gòu)成自激振蕩器，外接石英晶體（或陶瓷諧振器）及電容 、 接在放大器的反饋回路中構(gòu)成并聯(lián)振蕩電路。1C2對外接電容 、 雖然沒有十分嚴(yán)格的要求，但電容容量的大小會輕微影響振12蕩頻率的高低、振蕩器工作的穩(wěn)定性、起振的難易程序及溫度穩(wěn)定性，如果使用石英晶體，推薦電容使用 ，而如使用陶瓷諧振器適宜選擇pF103?。用戶也可以采用外部時鐘。這種情況下，外部時鐘脈沖接到pF04?XTAL1 端，即內(nèi)部時鐘發(fā)生器的輸入端，XTAL2 則懸空。由于外部時鐘信號是通過一個 2 分頻觸發(fā)器后作為內(nèi)部時鐘信號的，所以對外部時鐘信號的占空比沒有特殊要求，但最小高電平持續(xù)時間和最大的低電平持續(xù)時間應(yīng)符合產(chǎn)品技術(shù)條件的要求。3．2．2 A/D 轉(zhuǎn)換器選型圖 ADC0809 內(nèi)部結(jié)構(gòu)及封裝ADC0809[8]是美國國家半導(dǎo)體公司生產(chǎn)的 CMOS 工藝 8 通道，8 位逐次逼近式 A/D 轉(zhuǎn)換器。其內(nèi)部有一個 8 通道多路開關(guān)，它可以根據(jù)地址碼鎖存譯碼后的信號，只選通 8 路模擬輸入信號中的一個進(jìn)行 A/D 轉(zhuǎn)換。是目前國內(nèi)應(yīng)用最廣泛的 8 位通用 A/D 芯片 主要特性：(1) 8 路輸入通道，8 位 A/D 轉(zhuǎn)換器，即分辨率為 8 位。 (2) 具有轉(zhuǎn)換起停控制端。 (3) 轉(zhuǎn)換時間為 100 (時鐘為 640 時)，130 （時鐘為 500 時） ?！?s?kHzs?kHz(4) 單個+5V 電源供電。 (5) 模擬輸入電壓范圍 0～+5 ，不需零點(diǎn)和滿刻度校準(zhǔn)。 V(6) 工作溫度范圍為40～+85 攝氏度。 (7) 低功耗，約 15 。 mW內(nèi)部結(jié)構(gòu)：ADC0809 是 CMOS 單片型逐次逼近式 A/D 轉(zhuǎn)換器，內(nèi)部結(jié)構(gòu)如圖 所示，它由 8 路模擬開關(guān)、地址鎖存與譯碼器、比較器、8 位開關(guān)樹型 A/D 轉(zhuǎn)換器、逐次逼近寄存器、邏輯控制和定時電路組成。 外部特性（引腳如圖 ）：(1) ADC0809 芯片有 28 條引腳，采用雙列直插式封裝，如圖 所示。下面說明各引腳功能。 (2) IN0～I(xiàn)N7：8 路模擬量輸入端。 (3) 21～28：8 位數(shù)字量輸出端。 (4) ADDA、ADDB、ADDC：3 位地址輸入線，用于選通 8 路模擬輸入中的一路。(5) ALE：地址鎖存允許信號，輸入，高電平有效。 (6) START： A/D 轉(zhuǎn)換啟動脈沖輸入端，輸入一個正脈沖（至少 100 寬）ns使其啟動（脈沖上升沿使 0809 復(fù)位，下降沿啟動 A/D 轉(zhuǎn)換） 。 (7) EOC： A/D 轉(zhuǎn)換結(jié)束信號，輸出，當(dāng) A/D 轉(zhuǎn)換結(jié)束時，此端輸出一個高電平（轉(zhuǎn)換期間一直為低電平） 。 (8) OE：數(shù)據(jù)輸出允許信號，輸入，高電平有效。當(dāng) A/D 轉(zhuǎn)換