【文章內容簡介】 45,142,139,136,133,130,126,123,120,117,114,111,108,104 DB 101,98,95,92,89,86,83,80,77,75,72,69,66,63,61,58,55,53,50,48,45,43 DB 41,38,36,34,32,30,28,26,24,22,20,19,17,16,14,13,11,10,9,8,7,6,5,4,3 DB 3,2,2,1,1,0,0,0,0,0,0,0,1,1,1,2,2,3,4,4,5,6,7,8,10,11,12,13,15,16,18 DB 20,21,23,25,27,29,31,33,35,37,39,42,44,47,49,51,54,57,59,62,65,67,70 DB 73,76,79,82,85,88,91,94,97,100,103,106,109,112,115,119,122,125,128 。延時程序，輸入參數R0，R1DELAY:MOV 31H,R1 。將R1數據保存在31H MOV 30H,R0 。將R0數據保存在30HD1:MOV R1,31H 。將R1原始數據送回R1D2:DJNZ R1,D2 。R1遞減循環(huán) DJNZ R0,D1 。R0遞減循環(huán) MOV R1,31H ?；謴蚏1數據 MOV R0,30H ?；謴蚏1數據 RET。輸出程序，入口參數A,將其輸出 OUTPUT: MOV R6,8 。八個數據輸出次數 SETB LOAD 。置位LOAD，開始輸入數據 CLR DAT 。設置A1=0 LCALL CLK1 。輸出A1 CLR DAT 。設置A0=0 LCALL CLK1 。輸出A0 CLR DAT 。設置RGN=0 LCALL CLK1 。輸出RGN=0SDATA:RLC A 。將A中的數據逐位輸出，高位在前，低位在后 MOV DAT,C LCALL CLK1 DJNZ R6,SDATA CLR LOAD LCALL DELAY SETB LOAD RET。產生下降沿的子程序，產生同步時鐘，將數據輸出CLK1:SETB CLKCLR CLKRETEND第3章 結論最后D/ A 輸出的信號經過濾波后得到的信號波形如圖31 所示。 圖31正弦波 實驗結論通過設計和實驗,得出以下結論:(1) 本設計通過鍵盤控制波形輸出的頻率和相位,波形頻率可調范圍為:20 Hz～20 KHz ,相位可調范圍為:0176?！?60176。,頻率步進值為20 Hz。(2) 波形失真度與儲存波形ROM 的位數及主工作時鐘頻率有關。(3) 使用FPGA 中的嵌入式鎖相環(huán)或者增加采樣波形數據的點數(此時需要外配置ROM) ,可以大大提高主工作時鐘的頻率,消除波形失真。采用哪種方法或同時采用兩種方法,取決于實際應用的需要。采用VHDL 語言,具有很強的電路描述和建模能力,能從多個層次對數字系統(tǒng)進行建模和描述,從而大大簡化了硬件設計任務,提高了設計效率和可靠性。(4) 基于FPGA 和VHDL 的在系統(tǒng)可重編程的特點,系統(tǒng)更新只需修改VHDL 程序即可,無需重新制作系統(tǒng)。外圍電路數/ 模轉換器的控制也可由VHDL 程序實現,因此數/ 模轉換芯片更換方便。(5) 采用AT89C51 單片機,可實現在線編程,方便靈活,提高了開發(fā)效率,同時采用串行數據傳送方式占用口線少,減少了資源的浪費。(6) 本設計中的DDS 電路與專用DDS 集成芯片相比,其靈活性更好,可生成任意波形,頻率分辨率高,轉換速度快,穩(wěn)定性好,精度高,且均可對頻率、相位、幅度實現程控,更重要的是,他如果作為IP 核將具有更大的可移植性。第4章 未來展望據市場調查機構統(tǒng)計，2009年依然是示波器、頻譜分析儀、信號發(fā)生器和萬用表這四大測試設備占據主要市場份額，%，并且在未來的幾年中，信號發(fā)生器將成為增長最強勁的測試產品。為應對更高的測試需求，電子測試設備展現出了更多的變化。持續(xù)走向高性能、多功能、小型化及高性價比的發(fā)展道路?？梢姡擞布阅苌系牟粩嗵岣撸娮訙y試設備的未來發(fā)展，也不再只以單一儀器的性能參數為主，由多種不同儀器、軟件和配件組成的整體解決方案展現在不同設備供應商的產品規(guī)劃中。以往軟件的使用必須借助于外部的計算機，隨著計算機制造水平的提高，體積不斷減小，很多儀器已經內置有高速計算機和強大的DSP。因此將這些軟件移植到儀器內部的計算機將會是一個趨勢。 參考文獻[1] 張富貴,姚振東. 基于DDS 的高性能信號發(fā)生器的實現[J ] .成都信息工程學院學報:自然科學版,2006 ,21 (1) :12217.[2] 劉開輝,朱平云. 基于DDS 技術的高精度微波信號發(fā)生器[J ] . 電子技術應用,2006 ,32 (2) :1212123.[3] 王峰．信號發(fā)生器[M]．沈陽：東北大學出版社，2004[4] 余永權，汪明慧，黃英．單片機在控制系統(tǒng)中的應用[M]．北京：電子工業(yè)出版社，2003[5] 爾桂花，竇曰．移相信號發(fā)生器[M]．北京：清華大學出版社，2002.[6] 王曉明．電動機的單片機控制[M]．北京：北京航空航天大學出版社，2002[7] 黃堅．自動控制原理及其應用[M]．北京：高等教育出版社，[8] 孫涵芳．Intel16位單片機[M]．北京：北京航空航天大學出版社，1995[9] 何熙文．Intel 8XC196MC/MD高檔單片機原理及實用設計[M]．大連理工大學出版社，1995[10] 李宏，張翌．高性能集成六輸出高壓MOS門極驅動器—IR2130及其在電力電子技術中的應用[J]．1994(6)[11] 張繼和．avr基礎[M]．成都：西南交通大學出版社，2000[12] 王曉明．單片機控制[M]．北京：北京航空航天大學出版社，2002[13] 徐愛卿．Intel16位單片機[M]．北京：北京航空航天大學出版社，2002[14] 蘇家鍵，曹柏榮，汪志峰．單片機機原理及應用技術[M]．北京：高等教育業(yè)出版社，[15] 陳永校．無傳感器無刷直流位置誤差的分析[J]．微特電機，1999[16] 海濤，龍軍．8096單片機原理及應用[M]．重慶：重慶工業(yè)大學出版社，2003[17] 丁元杰．單片微機原理及應用[M]．北京：機械工業(yè)出版社，[18]Nicholas H T , Samueli H. A 150MHz Direct Digital Fre2quency Synthesizer in 1125μm COMS with 90 dbc Spuri2ous Sperformance [ J ] . IEEE Solid State Circuit , 1991 , 26(12) :1 95921 969.致謝四年的大學生活即將結束，為期一個學期的畢業(yè)設計也接近了尾聲。此次畢業(yè)設計的完成，凝聚著許多人的關懷和幫助。首先要感謝我敬愛的指導教師王舵老師在學術上的精心指導和嚴格要求，在思想、學習和生活等各個方面的典范作用，在科研中創(chuàng)造的良好學術氣氛，在系統(tǒng)研究和調試過程中給予的及時幫助。這些使我的本科學業(yè)得以順利完成，并激勵著我在今后的人生道路上不斷開拓進取，勇往直前。 同時，我要感謝其他各學科老師，他們對我的學習和工作嚴格要求，并耐心地教導激勵我們積極進取，培養(yǎng)我們形成良好的科研作風，所有這些，我們將終生受益。他們不但在大學四年中指導我們學習和生活，而且在完成論文期間給我許多幫助和建議，他們兢兢業(yè)業(yè)、對工作認真負責的態(tài)度為我做出了好的表率，時刻鞭策著我向他們學習。在此，我還要特別感謝我周圍的同學給予的關心和幫助。附錄A 外文翻譯■ THE PHASELOCKED LOOP (PLL)The PLL as an FM DemodulatorAs you have seen, the VCO control voltage in a PLL depends on the deviation of the ining frequency. The PLL will produce a voltage proportional to the frequency of the ining signal which, in the case of FM, is the original modulating signal.Figure 1354 shows a typical connection for the LM565 as an FM demodulator. If the IF input is frequency modulated by a sinusoidal signal, you get a sinusoidal signal on the output as indicated. Since the maximum operating frequency is 500 kHz, this device must be used in doubleconversion FM receiver is one in which essentially two mixers are used to first convert the RF to a MHz IF and then convert this to a 455 kHz IF.The freerunning frequency of the VCO is adjusted to approximately 455 kHz, which is the center of the modulated IF range, C? can be any value, but R? should be in the range from 2kΩ to 20kΩ ,The input van be directly coupled as long as there is no dc voltage difference between pins 2 and VCO is connected to the phase detector by an external wire between pins 4 and 5.Determine the values for R?,C? and C? for the LM565 in Figure 1354 for a freerunning frequency of 455 kHz and a capture range of 177。 dc supply voltages are 177。 6V.Solution Use Equation (135) to calculate C?.Choose R? =.■ COMMUNICATIONS CIRCUITSThe lock range and capture range must be determined before C? can be calculated. The lock range isUse Equation (137) to calculate C?.Therefore,Practice Exercise What can you do to increase the capture range from 177。10 kHz to 177。 15 kHz ?138 REVIEW QUESTIONS 1. List the three basic ponents in a phaselocked loop. 2. What is another circuit used in some PLLs other than the three listed in Question 1? 3. What is the basic function of a PLL? 4. What is the difference between the lock range and the capture range lf a PLL? 5. Basically, how does a PLL track the ining frequency? ■ A SYSTEM APPLICATION The DCE (data munications equipment) system introduced at the opening of this chapter includes an FSK (frequency shift keying) modem (modulator/demodulator). FSK is one method for modulating digital data for transmission over voice phone lines and is basically a form of frequency modulation .In this system application, the focus is on the lowspeed modulator/demodulator (modem) board, which is implemented wi