【文章內(nèi)容簡介】 圖311 ADC0804工作流程圖 系統(tǒng)主控制器選擇 CPLD(FPGA)概述集成電路的發(fā)展大大促進(jìn)了EDA的發(fā)展，從而使電路設(shè)計從傳統(tǒng)的“自上而下”的設(shè)計方法轉(zhuǎn)變?yōu)椤白韵露稀钡脑O(shè)計方法。設(shè)計師們都希望自己設(shè)計的芯片能夠反映自己的思想，并且能夠及時的投入生產(chǎn)使用，這都有益于可編程邏輯器件（PLD）的出現(xiàn)?，F(xiàn)在應(yīng)用最廣泛的PLD主要是現(xiàn)場可編程門陣列（FPGA，F(xiàn)ield programmable Gate Array）和復(fù)雜可編程邏輯器件（CPLD，Complex Programmable Logic Device）［7］~［9］?？删幊踢壿嬈骷≒LD，Programmable Logic Device）是ASIC的一個重要分支，其發(fā)展歷程大致經(jīng)歷了以下幾個階段：(1) 20世紀(jì)70年代，熔絲編程的PROM和PLA器件是最早的可編程邏輯器件。(2) 20世紀(jì)70年代末，對PLA進(jìn)行了改進(jìn)，AMD公司推出PAL器件。(3) 20世紀(jì)80年代初，Lattice公司發(fā)明電可擦寫的，比PAL使用更靈活的GAL器件。(4) 20世紀(jì)80年代中期，Xilinx公司提出現(xiàn)場可編程概念，同時生產(chǎn)出世界上第一塊 FPGA芯片，并且，Altera公司推出EPLD器件，較之Gal器件具有更高的集成度，可用電或紫外線擦除。(5) 20世紀(jì)80年代末，Lattice公司又提出系統(tǒng)可編程技術(shù)，推出一系列具備系統(tǒng)可編 程能力的CPLD器件，能實現(xiàn)更復(fù)雜的邏輯功能。(6) 20世紀(jì)90年代，可編程邏輯集成電路技術(shù)進(jìn)入飛速發(fā)展時期，器件的可用邏輯門超過百萬門，并出現(xiàn)了內(nèi)嵌發(fā)展功能模塊(如加法器、乘法器、RAM、CPU核、DSP核、PLL等)的SOPC?？偟恼f來，PLD器件是廠家作為一種通用型器件生產(chǎn)的半定制電路，用戶可通過對器件編程實現(xiàn)所需要的邏輯功能。并且它是一種用戶可配置的邏輯器件，其成本比較底，使用靈活，設(shè)計周期短，而且可靠性高，風(fēng)險小，因而很快得到普及應(yīng)用，發(fā)展非成迅速。從20世紀(jì)70年代發(fā)展到現(xiàn)在，PLD已經(jīng)在各個方面的工藝上取得了突破和不斷發(fā)展。經(jīng)歷了從PROM、PLA、PAL、GAL到CPLD（FPGA）、ispLSI等高密度的PLD發(fā)展過程。其中PAL和GAL都所于簡單的PLD，它們結(jié)構(gòu)簡單，設(shè)計靈活，對開發(fā)軟件的要求低，但是規(guī)模都很小，難以實現(xiàn)復(fù)雜的邏輯功能，所以隨著技術(shù)的發(fā)展，種種弊端也暴露出來，因此，CPLD等一系列的復(fù)雜PLD迅速的發(fā)展起來，并向著高密度，高速度，低功耗以及結(jié)構(gòu)體系更靈活、通用范圍更廣的方向發(fā)展。復(fù)雜可編程邏輯器件（CPLD，復(fù)雜PLD。統(tǒng)稱將集成度達(dá)到一定程度的PLD器件叫做CPLD。），是20世紀(jì)80年代末Lattice公司提出的在線可編程（isp，In system programmability）技術(shù)以后，于20世紀(jì)90年代初出現(xiàn)的。它是在EPLD的基礎(chǔ)上，采用E2CMOS工藝制作發(fā)展起來的。與EPLD相比，它增加了內(nèi)部連線，對邏輯宏單元和I/O口都有重大的改進(jìn)。CPLD至少包括三個部分：可編程邏輯宏單元，可編程I/O單元和可編程內(nèi)部連線。典型的器件有Altera的MAX7000系列，Xilinx的7000和9500系列，Lattice的PLSI/ispLSI系列和AMD的MACH系列。隨著數(shù)字邏輯系統(tǒng)功能復(fù)雜化程度的不斷加大，集成芯片正朝著超大規(guī)模、高密度的方向發(fā)展。與此同時，人們發(fā)現(xiàn)一個超大規(guī)模的數(shù)字時序系統(tǒng)芯片在工作時從時間軸上來看，并不是每一瞬間系統(tǒng)的各個部分都在工作，而系統(tǒng)是各個局部模塊功能在時間鏈上的總成。同時還發(fā)現(xiàn)，基于SRAM編程的CPLD/FPGA可以在外部邏輯的控制下，通過存儲于存儲器中不同的目標(biāo)系統(tǒng)數(shù)據(jù)的重新下載，來實現(xiàn)芯片邏輯功能的改變。正是基于這個稱之為靜態(tài)系統(tǒng)重構(gòu)的技術(shù)，有人設(shè)想利用芯片的這種分時復(fù)用特性，用較小規(guī)模的CPLD（或FPGA）芯片來實現(xiàn)更大規(guī)模的數(shù)字時序系統(tǒng)。在研究過程中人們卻發(fā)現(xiàn)常規(guī)的SRAM的CPLD只能實現(xiàn)靜態(tài)系統(tǒng)重構(gòu)。因為該芯片功能的重新配置大約需要數(shù)毫秒到數(shù)十毫秒量級的時間；而在重新配置數(shù)據(jù)的過程中，舊的邏輯功能失去，新的邏輯功能尚未建立，電路邏輯在時間軸上斷裂，系統(tǒng)功能無法動態(tài)連接。要實現(xiàn)高速的動態(tài)重構(gòu)，要求芯片功能的重新配置時間縮短到納秒量級，這就需要對CPLD的內(nèi)部組成結(jié)構(gòu)進(jìn)行革新。在早期的CPLD中，由結(jié)構(gòu)相同的邏輯陣列組成宏單元模塊。對一個邏輯陣列單元來說，輸入項由專用的輸入端和I/O端組成，來自I/O端口輸入項，可通過I/O結(jié)構(gòu)控制模塊的反饋選擇，也可以由I/O端直接輸入，也可以是本單元輸出的內(nèi)部反饋。所有的輸出項都經(jīng)過緩沖器驅(qū)動，并輸出其輸入的原碼及補碼?？梢钥闯觯缙贑PLD中的邏輯陣列結(jié)構(gòu)與PAL、GAL中的結(jié)構(gòu)極為類似，只是用EPROM單元取代了PAL中的熔絲和GAL中的EEPROM單元。和GAL一樣，CPLD可實現(xiàn)擦除和再編程功能。在基本結(jié)構(gòu)中，每個或門有8個固定乘積項，也就是說邏輯陣列單元中的或門陣列是固定的、不可編程的，當(dāng)遇到復(fù)雜的組合邏輯時，需要的乘積項可能超過8個，這就要用兩個或多個邏輯單元來實現(xiàn)，致使器件的利用率不高。為此，目前的CPLD在邏輯陣列單元結(jié)構(gòu)方面做了很大的改進(jìn)，主要表現(xiàn)在以下兩個方面：(1) 乘積項數(shù)目不同的邏輯陣列單元 對于復(fù)雜的邏輯器件來說，邏輯函數(shù)往往需要附加乘積項。以便利用其他宏單元以提供以提供所需的邏輯資源，還可以利用其結(jié)構(gòu)中具有的共享和并聯(lián)擴展乘積項。達(dá)到盡可能的少占資源，并且盡可能的加快工作速度的目的。(2) 具有兩個或項輸出的邏輯陣列單元每個邏輯陣列單元可以共享相鄰單元中的乘積項，也可以使本單元中的兩個或項都可用于相鄰的兩個單元中，這樣，既提高了器件內(nèi)部各單元的利用率，又可實現(xiàn)更為復(fù)雜的邏輯功能。CPLD的I/O口控制模塊，根據(jù)器件的類型和功能的不同，可有各種不同的結(jié)構(gòu)形式，但基本上每個模塊都由輸出極性轉(zhuǎn)換電路、觸發(fā)器和輸出三態(tài)緩沖器三部分及于它們相關(guān)的選擇電路組成。各個生產(chǎn)廠家可以根據(jù)不同的用途和使用對象的不同進(jìn)行選擇生產(chǎn)，以求達(dá)到最佳的生產(chǎn)和使用目的。 CPLD芯片簡介及器件選擇CPLD（或FPGA）的主要生產(chǎn)廠家是Altera公司、Xilinx、Lattice等，各自都有自己的產(chǎn)品特點。(1) Altera公司CPLD的系列型號Altera公司多年來一直在PLD行業(yè)保持著領(lǐng)先地位，并在我國有著較多的用戶，該公司的PLD器件具有高性能、高集程度、高性價比、低功耗等特點。主要型號有膠合（glue）邏輯類的MAX系列，低價位的ACEX系列、高速FLEX系列、高密度的APEX系列等。而后來又推出的EPM系列和EPF系列的集程度更是大大提高，性能更加優(yōu)越。在眾多的產(chǎn)品系列中，Altera公司推出的新型低成本CPLD器件—ACEX系列的主要特點為：密度范圍大，從1萬到10萬門（56,000到257,000系統(tǒng)門）；配備鎖相環(huán)（PLL）技術(shù)，與64位、66MHZ的PCI兼容；；提供系統(tǒng)速度超過115MHZ的高性能功能。所以，ACEX系列是許多設(shè)計者進(jìn)行設(shè)計的優(yōu)選器件。(2) Xilinx公司CPLD的系列型號Xilinx公司是在1985年首次推出CPLD器件的，隨后不斷的推出新的集程度更高、速度更快、價格更低的CPLD器件。其主要的CPLD器件以CoonRunner和XC9500兩大系列為代表。其中XC9500系列被廣泛應(yīng)用于通信、網(wǎng)絡(luò)和計算機等產(chǎn)品中。該系列器件采用快閃存技術(shù)，比E2CMOS技術(shù)工藝的速度更快，功耗更低。目前，Xilinx公司XC9500系列CPLD的tPD可達(dá)4ns，宏單元數(shù)可達(dá)288個，系統(tǒng)時鐘可達(dá)200MHZ。XC9500系列器件支持PCI總線規(guī)范和JTAG邊界掃描測試功能，具有在系統(tǒng)可編程（isp）能力。該系列有XC9500、XC9500XV和XC9500XL三種類型，內(nèi)核電壓分別為5V、也就如前所說，其功耗很低。(3) Lattice公司CPLD的系列型號Lattice公司是最早推出PLD器件的公司，20世紀(jì)90年代以來，Lattice公司首先發(fā)明了isp技術(shù)，并將E2CMOS與isp技術(shù)相結(jié)合，使CPLD的應(yīng)用領(lǐng)域有了巨大的發(fā)展。其產(chǎn)品主要有ispLSI、ispMACH等系列。，而其I/O口引腳可兼容5V、?？捎糜诟呶坏臄?shù)字系統(tǒng)中，準(zhǔn)確率很高。其中ispLSI系列器件又分為四個系列：ispLSI1000系列、ispLSI2000系列、ispLSI6000系列和ispLSI8000系列。都可以滿足復(fù)雜程度很高的邏輯功能設(shè)計。根據(jù)以上所述，各個廠家生產(chǎn)的CPLD芯片可謂各有各的優(yōu)點，功能都很齊全，而在本系統(tǒng)的設(shè)計中，對CPLD芯片的選擇是選用了Altera公司ACEX1K系列的EP1K100QC2083。因為本人在平時的實踐訓(xùn)練中用的多數(shù)都是此芯片，有較多的關(guān)于EP1K100QC2083的資料可以查詢，對EP1K100QC2083的大多性能都有了一定的了解，用起來可以得心應(yīng)手，并且與其他的CPLD芯片比起來，EP1K100QC2083這一型號的優(yōu)點也很多，功能也很強大，故選擇該器件。 EP1K100QC2083簡單介紹說明 EP1K100QC2083（管腳圖見附錄2）是Altera公司生產(chǎn)的ACEX1K系列中的一個型號。它一共有208個管腳，其中I/O口有124個，GNDIN有20個，VCCIN有11個，VCCIO有14個，VCC_CLK和GND_CLK各有一個，另外還有時鐘、數(shù)據(jù)輸入、專用程序下載口等一共是37個。在此芯片上有如此多的I/O口，其目的就是為了方便用戶可以任意定義信號的輸入輸出口，從而實現(xiàn)復(fù)雜的邏輯功能。這也是CPLD的復(fù)雜功能所在，更是EP1K100QC2083的用途所在。 報警電路圖312 報警電路由于由CPLD芯片的預(yù)設(shè)輸出口發(fā)出的電壓信號非常微弱，因此，需要將其放大，才能帶動蜂鳴器使其工作。R8用一個滑動變阻器使這個電壓信號的放大倍數(shù)可調(diào)，此報警電路的輸入引腳由CPLD芯片輸出端給，我們在系統(tǒng)中設(shè)的下限報警溫度為10℃，上限報警溫度為30℃。在軟件設(shè)計中，當(dāng)由ADC0804采集到的溫度超出10—50℃的范圍，令CPLD芯片的固定輸出口為“1”，則可實現(xiàn)蜂鳴器報警，如圖312所示。 譯碼、驅(qū)動電路圖313 譯碼、驅(qū)動電路如圖313中所示，譯碼器74LS138與共陰極LED數(shù)碼管驅(qū)動器CD4511是由CPLD的輸出口控制的，其中，PPP3與譯碼器的輸入相接，C為高位，A為地位。對四個共陰極數(shù)碼管實現(xiàn)位選。在一個控制測試系統(tǒng)中，對共陰極LED顯示器的控制采用“接地方式”，即通過控制LED的“GND”引腳的電平高低來達(dá)到選通的目的，該引腳即通常所說的位選線。例如：我們想要讓第三位數(shù)碼管工作，那么需要使L3的位選線接低電平來達(dá)到目的，也就是使譯碼器輸出中的Y3為0，其他為1。本系統(tǒng)中，我們采用動態(tài)顯示方式，因此，需要不斷的片選，而共陰極LED顯示器的發(fā)光二極管負(fù)極接地，當(dāng)發(fā)光二極管的正極為高電平時，發(fā)光二極管被點亮。這就需要用CD4511來驅(qū)動，例如：要顯示0字形時，需要LED顯示器的8個發(fā)光二極管“a，b，c，d，e，f，g”七個字段中的“a，b，c，d，e，f”亮，那么，就需要使CD4511輸出中的A、B、C、D、E、F為高電平。這是CD4511芯片內(nèi)部已設(shè)定好的，表31為CD4511芯片內(nèi)部的二進(jìn)制與輸入與輸出的對應(yīng)關(guān)系列表。表31 CD4511輸入輸出邏輯對應(yīng)關(guān)系D C B Adp G F E D C B A 0 0 0 00 0 1 1 1 1 1 10 0 0 10 0 0 0 0 1 1 00 0 1 00 1 0 1 1 0 1 10 0 1 10 1 0 0 1 1 1 10 1 0 00 1 1 0 0 1 1 00 1 0 10 1 1 0 1 1 0 10 1 1 00 1 1 1 1 1 0 00 1 1 10 0 0 0 0 1 1 11 0 0 00 1 1 1 1 1 1 11 0 0 10 1 1 0 0 1 1 1 顯示電路（LED） 數(shù)碼管的選擇在一個控制應(yīng)用系統(tǒng)中，顯示是人機通道的重要組成部分。目前廣泛使用的顯示器件主要有LED（二極管顯示器）、LCD（液晶顯示器）和VFD（真空熒光管）等。LED顯示器造價低廉，與核心控制設(shè)備接口方便靈活，技術(shù)上易于實現(xiàn)，但只能顯示阿拉伯?dāng)?shù)字和少數(shù)字符，通常用于對顯示要求不高的場合。LCD和VFD顯示器成本較高，但可以顯示包括漢字在內(nèi)的多種字符，甚至是復(fù)雜的圖形和曲線，并且耗電極省，可廣泛用于各種終端設(shè)備，如PDA、手機、觸摸屏等等。本文主要介紹LED顯示方式，及本系統(tǒng)的選擇顯示方式。LED顯示器的基本結(jié)構(gòu)和原理：LED顯示器采用發(fā)光二極管顯示字段。一般的控制電路系統(tǒng)中經(jīng)常采用的是八段顯示器，即LED顯示器中有8個發(fā)光二極管，代表“a，b，c，d，e，f，g”七個字段和一小數(shù)點“dp ”。再者LED有共陰和共陽兩種結(jié)構(gòu)。共陰極LED顯示器的發(fā)光二極管負(fù)極接地，當(dāng)發(fā)光二極管的正極為高電平時，發(fā)光二極管被點亮。而共陽極LED顯示器正好相反，發(fā)光二極管正極相連，當(dāng)二極管的負(fù)極為低電平時，發(fā)光二極管被點亮。在一個電子控制系統(tǒng)中，對共陰極LED顯示器的控制采用“接地方式”，即通過控制LED的“GND”引腳的電平高低來達(dá)到選通的目的，該引腳即通常所說的位選線。共陽極LED顯示器控制方式則相反。兩種控制方式中，共陰極LED控制方式受系統(tǒng)器件功耗限制，只能用在小尺寸的LED顯示器中。對于大尺寸LED顯示器的控制（如大屏幕計時器）一般使用共陽