八路搶答器設(shè)計(jì)仿真課程設(shè)計(jì)(編輯修改稿)
2025-07-23 05:50 本頁面
【文章內(nèi)容簡介】 TXD：串行口數(shù)據(jù)發(fā)送；RXD：串行口數(shù)據(jù)接收；XMT1和XMT2外接石英晶體和微調(diào)電容，為片內(nèi)振蕩電路輸入線，用來連接AT89S52片內(nèi)OSC的定時(shí)反饋網(wǎng)絡(luò)；INT0/INT1：外部中斷0 /1輸入；T/CT/C0 :定時(shí)器/計(jì)數(shù)器I /O的外部輸入。 軟件部分設(shè)計(jì)原理根據(jù)本文的電路求出要顯示不同路數(shù)的數(shù)字所需的編碼，將它們存在一個(gè)表中待用時(shí)取出。8路搶答輸入信號由8個(gè)按鍵控制，程序一直判斷是否有按鍵按下，若沒有按鍵按下則循環(huán)判斷；直到有按鍵按下后，立即把通過按鍵輸入的信號儲存起來然后對8路輸入信號進(jìn)行逐位掃描判斷，最后根據(jù)掃描結(jié)果轉(zhuǎn)入查表程序取數(shù)并通過數(shù)碼管顯示輸出結(jié)果，同時(shí)發(fā)光二極管亮起,表示搶答成功。 優(yōu)缺點(diǎn)使用單片機(jī)設(shè)計(jì)搶答器，成本低，易控制，但硬件設(shè)計(jì)和軟件編程比較復(fù)雜，我們尚不具備此項(xiàng)技能。搶答器結(jié)構(gòu)簡圖如圖1所示：FPGA 最小系統(tǒng)電路：FPGA 正常工作時(shí)的基本電路，由時(shí)鐘和復(fù)位電路組成。鍵盤輸入電路：用33 矩陣鍵盤組成3 個(gè)組共9 個(gè)人的搶答按鈕。同時(shí)包括Start, Add, Sub 三個(gè)由主持人控制的單獨(dú)按鈕。顯示模塊：用移位寄存器74HC164 驅(qū)動(dòng)4 位共陰數(shù)碼管顯示；數(shù)碼管要顯示的數(shù)據(jù)通過74HC164 串行數(shù)據(jù)端口輸入。報(bào)警及相關(guān)信息顯示：蜂鳴器電路和LED 燈顯示相關(guān)狀態(tài)信息指示電路。使用FPGA設(shè)計(jì)搶答器使電路高度集成，運(yùn)行速度快。但成本較高，編程復(fù)雜。 基于74系列集成電路的搶答器設(shè)計(jì)總體方框圖如圖2所示： 圖2 搶答器原理框圖電路分為主體電路和拓展電路。主體電路完成基本強(qiáng)大功能，即開始搶答當(dāng)選手按搶答按鈕時(shí)，能顯示選手的編號，同時(shí)能封鎖輸入電路。拓展電路完成定時(shí)搶答功能。該電路設(shè)計(jì)較為復(fù)雜，但原理簡單，思路明確，而且價(jià)格便宜。其中所用的元件正好是我們在本學(xué)期學(xué)過的，可以讓我們進(jìn)一步熟悉其功能。經(jīng)過綜合分析，我決定使用第三種方案作為我的設(shè)計(jì)方案。如圖3所示為搶答電路圖。電路選用優(yōu)先編碼器 74LS148 和鎖存器 74LS297 來完成。該電路主要完成兩個(gè)功能：一是分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號，同時(shí)譯碼顯示電路顯示編號（顯示電路采用七段數(shù)字?jǐn)?shù)碼顯示管）；二是禁止其他選手按鍵，其按鍵操作無效。工作過程：開關(guān)S置于清除端時(shí)，RS觸發(fā)器的 R、S端均為0，4個(gè)觸發(fā)器輸出置0，使74LS148的優(yōu)先編碼工作標(biāo)志端＝0，使之處于工作狀態(tài)。當(dāng)開關(guān)S置于開始時(shí)，搶答器處于等待工作狀態(tài)，當(dāng)有選手將搶答按鍵按下時(shí)（如按下S5），74LS148的輸出經(jīng)RS鎖存后，CTR=1,RBO =1,七段顯示電路74LS48處于工作狀態(tài)，4Q3Q2Q=101,經(jīng)譯碼顯示為“5”。此外，CTR＝1，使74LS148 優(yōu)先編碼工作標(biāo)志端＝１，處于禁止?fàn)顟B(tài)，封鎖其他按鍵的輸入。當(dāng)按鍵松開即按下時(shí)，74LS148的 此時(shí)由于仍為CTR＝1，使優(yōu)先編碼工作標(biāo)志端＝1，所以74LS148仍處于禁止?fàn)顟B(tài)，確保不會出二次按鍵時(shí)輸入信號，保證了搶答者的優(yōu)先性。如有再次搶答需由主持人將S開關(guān)重新置“清除”然后再進(jìn)行下一輪搶答。
試題試卷相關(guān)推薦
鄂ICP備17016276號-1