【文章內容簡介】 r2）。在復位狀態(tài)，中斷被禁用。交互功能的輸出提供了一個直接的路徑從外圍到輸出或一個I / O板，優(yōu)先于在數(shù)據(jù)輸出鎖存寄存器端口位（px_odr）和強迫px_ddr對應的位為1。另一個函數(shù)的輸出可以推拉或偽開漏取決于外圍控制寄存器1（px_cr1）和斜率可以根據(jù)控制控制寄存器2（px_cr2）值。的例子：SPI必須設置為推挽輸出。SPI輸出斜率控制的硬件配置的快速模式使一個最佳的操作。用戶必須保持CR2斜率控制點可以避免偽中斷。可以應用到一個I / O可以通過軟件控制的最大頻率CR2點。具有改進的EMC性能低的頻率的操作是選擇在復位。高頻率（10 MHz）可以選擇，如果需要的話。此功能可用于無論是開漏或推挽輸出模式的I /輸出型O3和O4港口啊。指的是引腳說明表中數(shù)據(jù)為特定的輸出類型信息的每個引腳。位7:0 ODR [7:0]：輸出數(shù)據(jù)寄存器寫作的ODR寄存器在輸出模式時將一個數(shù)字值的I / O通過鎖存器。閱讀ODR返回以前鎖存寄存器中的值。在輸入模式，在ODR寄存器寫入鎖存寄存器中的值，但不改變引腳的狀態(tài)。ODR寄存器總是清除后復位。點讀修改寫指令（最好，BRST）可用于DR寄存器沒有影響其他驅動一個人銷。位7:0 IDR [7:0]：引腳的輸入值引腳寄存器可以用來讀取引腳值不論端口是輸入或輸出模式。這個寄存器是只讀的。0：邏輯低電平1：高邏輯電平注：px_idr重置價值取決于外部電路。位7:0 C1 [7:0]：控制位這些位可以通過軟件。他們選擇不同的功能，在輸入模式和輸出模式（參見。在輸入模式（DDR = 0）：0：浮動輸入1：輸入上拉在輸出模式（DDR = 1）：0：偽開漏1：推拉，用于輸出斜率控制取決于相應的CR2點注：這一點對真實開漏端口沒有效果（指引腳標記“T”在“數(shù)據(jù)表”銷描述表）。位7:0 C2 [7:0]：控制位這些位可以通過軟件。他們選擇不同的功能，在輸入模式和輸出模式。在輸入模式，CR2點使中斷能力如果可用。如果I / O沒有中斷功能，設置CR2點沒有影響。在輸出模式，設定點增加的I / O這速度應用與O3和O4的輸出類型的端口（見引腳說明表）。在輸入模式（DDR = 0）：0：外部中斷禁用1：外部中斷使能在輸出模式（DDR = 1）：0：輸出速度高達2兆赫1：輸出速度高達10兆赫一些外圍的替代功能可以映射到不同的I / O端口通過兩個映射寄存器。是指syscfg映射控制寄存器1（syscfg_rmpcr1）和syscfg映射控制寄存器2（syscfg_rmpcr2）在11節(jié)：路由接口（RI）和系統(tǒng)配置的控制器（syscfg）。 GPIO寄存器圖及復位值每個GPIO口有五個寄存器映射，如表26所示。是指該登記冊地圖在相應的數(shù)據(jù)表，每個端口的基地址。注意：在復位狀態(tài)，所有端口輸入浮動。例外的是在引腳說明相應的數(shù)據(jù)表。11路由接口（RI）和系統(tǒng)配置控制器（syscfg）本節(jié)適用于低密度stm8l05xx / stm8l15xx設備，介質密度stm8l05xx / stm8l15xx設備，介質+密度stm8l05xx / stm8l15xx設備高密度stm8l05xx / stm8l15xx / stm8l16xx設備，除非另有規(guī)定。系統(tǒng)配置控制器提供映射一些備用能力在不同的I / O端口和時間與ADC1 DMA通道的功能。使用備用功能，相應的外圍必須在外圍寄存器啟用。備用功能映射不影響的I / O端口GPIO功能（見10部分：通用I / O端口（GPIO）115頁）。：syscfg寄存器重映射的能力對Tim4 amp。 ADC1的DMA通道。路由接口提供了高度的靈活性，允許軟件I/O操作的路由輸入捕捉TIM1。它也控制路由的內部模擬信號ADC1，果品，p2，DAC和內部參考電壓vrefint。它還提供了一組有效地管理多達20個傳感通道寄存器（低密度的裝置）和16個電容感應通道（介質，介質+高密度的設備）。請參閱第1：比較器。不可用在stm8l05xx價值線設備?！?8可編程I/O開關（低密度的設備）和24個可編程的I / O開關（介質，介質+高密度信號路由裝置）●10可編程模擬開關（中、低密度的裝置）或13可編程模擬開關（中+高密度器件）信號路由●果品和p2輸入和輸出路由（1）●TIM1輸入捕獲2和3的路由選擇可選的I / O（介質，介質+高密度的設備）?！馜AC輸出路由選擇的I / O 28和32引腳封裝（1）（介質，介質+高密度的設備）?！駜炔繀⒖茧妷旱穆酚蛇x擇的I / O?！褴浖蛴布芾淼碾姾赊D移的習得順序。1。在培養(yǎng)基+和高密度設備。2。數(shù)模轉換器和比較器上不可用stm8l05xx價值線裝置。1。比較器對stm8l05xx價值線設備不可用。國際扶輪的功能描述RI寄存器可以訪問只有當比較器的時鐘是通過設置在clk_pckenr2注冊pcken25位啟用。 104頁。I / O組在低密度的設備，28個通用I / O被分為4組三的I / O每4人分為一組的I / O每個。在介質，介質和高密度的設備，24general目的I/O分為4組三的I / O每個。表27顯示了I / O組和控制寄存器用于路由到模擬模塊?！駜蓧K開關控制路由的信號模擬模塊。的I / O開關的ri_iosrx寄存器控制模擬開關控制的ri_ascrx寄存器●開關一組附加控制路由到TIM1定時器的輸入（不顯示框圖）●互補的一組寄存器控制的I / O配置和設計管理20電容傳感通道在低密度的設備和高達16的電容傳感通道的介質，介質+高密度器件（不在框圖所示）。當I/O切換到模擬模式（I / O開關chxe設置或ADC使用），施密特觸發(fā)器默認是禁用的。當時，在px_idr位寄存器中的I / O是永遠讀0不論水平相關的PIN。施密特觸發(fā)器可以通過設置在p_csr1寄存器STE點使它作為一個簡單的在這種配置模式比較。在這種情況下，可以讀取I/O狀態(tài)通過px_idr寄存器而滯后保持禁用，降低功率該裝置的消耗。一個I/O切換到模擬模式的狀態(tài)可以讀取通過ri_ioirx寄存器無論什么STE位值?！癞擨 / O作為ADC的輸入：輸入/輸出開關量和模擬量控制開關直接由ADC。在國際扶輪寄存器對應位不chxe和ASX使用，必須保持清除（開關打開）?！癞擨 / O作為模擬塊以外的ADC的輸入/輸出：I / O開關和模擬開關必須由ri_iosrx和ri_ascrx控制寄存器。在國際扶輪寄存器的相應位chxe和ASX必須通過設置軟件關閉開關，可以打開開關。1。數(shù)模轉換器和比較器上不可用stm8l05xx價值線裝置。2。在低密度的設備3。在培養(yǎng)基+和高密度設備。 TIM1輸入捕捉路由TIM1低密度設備不可用。復位后，定時器1輸入2和輸入捕捉捕捉3信號連接到I / O端口在數(shù)據(jù)引腳說明指定（默認路由）。I / O的路由可以通過編程寄存器ri_icr1和ri_icr2改變。參見表28。 TIM2和TIM3路由注意：僅適用于低密度的設備。為了減少CPU負載所需的20電容傳感的管理渠道，低密度的裝置處理的電荷轉移一個硬件模式習得順序。這是通過使用定時器TIM2在I / O基團的I / O狀態(tài)控制做了。定時器TIM3用于計數(shù)在CS電壓達到VIH之前產生的電荷轉移周期數(shù)。使用硬件采集模式時：●TIM2 OC1控制電極的I / O狀態(tài)當OC1高，I / O將推高輸出電極。當OC1低，I/O設置為輸入浮動式電極●TIM2 OC2控制采樣電容器和電極的I / O模擬開關當OC2高，模擬開關是關閉的當OC2低，模擬開關打開：比較器1（COMP1）對果品互連的描述240頁。：比較器2（p2）對p2互連的描述241頁。 DAC的路由DAC不可在低密度和stm8l05xx價值線裝置。在中等密度的設備，28和32針裝置，該dac_out1可以通過設置相應的I / O開關點路由到任何I / O組5（在ri_iosr3寄存器中的ri_iosr2寄存器或ch15e ch13e在ri_iosr1寄存器，ch14e）。在培養(yǎng)基+高密度的設備，48針裝置，該dac_out2可以通過設置相應的I / O開關點路由到任何I / O組5（在ri_iosr3寄存器中的ri_iosr2寄存器或ch15e ch13e在ri_iosr1寄存器，ch14e）。注意：在這種情況下，組5不能用于ADC1。該dac_out1可以被路由到p2反相輸入在塞爾[ 2:1】位中的p_csr3寄存器寫入值0b110。在中等密度的設備，48引腳封裝的dac_out1，連接到adc1_in24輸入。在培養(yǎng)基+高密度的設備，64和80引腳封裝，該dac_out2連接到adc1_in25輸入。內部參考電壓的輸出可以被路由到任何I / O組3以下步驟：1。在p_csr3設定點vrefouten2。通過設置在ri_iosr1或ch8e ch7e在關閉任何I / O 3組的I / O開關在ri_iosr3 ri_iosr2或ch9e。位7:5保留，必須清除。位4:0 ic2cs [4:0]：TIM1輸入捕捉2的I / O選擇這些位可以通過軟件。他們選擇的I/O端口路由到定時器1輸入捕獲2。參見表28注意：這個寄存器的低密度的設備不可用。位7:5保留，必須清除。位4:0 ic3cs [4:0]：TIM1輸入捕捉3的I / O選擇這些位可以通過軟件。他們選擇的I/O端口路由到定時器1輸入捕獲3。參見表28。注意：這個寄存器的低密度的設備不可用。位7:0 chxi：I / O引腳輸入值這些位返回相應的I / O引腳值不論端口配置（類似于px_idr寄存器）。這個寄存器是只讀的。0：邏輯低電平1：高邏輯電平注意：該寄存器控制第一I/O I/O操作的每個組。位7:0 chxi：I / O引腳輸入值這些位返回相應的I / O引腳值不論端口配置（類似于px_idr寄存器）。這個寄存器是只讀的。0：邏輯低電平1：高邏輯電平注意：該寄存器控制第二I/O I/O操作的每個組。 I/O input register 3 (RI_IOIR3)Address offset: 0x05Reset value: 0xXX where X is undefined76543210CH24ICH21ICH18ICH15ICH12ICH9ICH6ICH3Irrrrrrrr位7:0 chxi：I / O引腳輸入值這些位返回相應的I / O引腳值不論端口配置（類似于px_idr寄存器）。這個寄存器是只讀的。0：邏輯低電平1：高邏輯電平注意：該寄存器控制的第三個I / O每個組的I / O。 I/O control mode register 1 (RI_IOCMR1) Address offset: 0x06Reset value: 0x0076543210CH22MCH19MCH16MCH13MCH10MCH7MCH4MCH1Mrwrwrwrwrwrwrwrw位7:0 chxm：I / O控制模式這些位可以通過軟件選擇怎樣的I/O控制。0：I / O x是由標準的GPIO寄存器控制。I / O x開關直接由ri_iosr1寄存器控制。1：I / O x設置保護模式和僅受ri_iosr1和ri_iogcr寄存器（標準GPIO寄存器對配置的I / O X沒有效果）。注意：該寄存器控制第一I/O I/O操作的每個組。 I/O control mode register 2 (RI_IOCMR2) Address offset: 0x07Reset value: 0x0076543210CH23MCH20MCH17MCH14MCH11MCH8MCH5MCH2Mrwrwrwrwrwrwrwrw位7:0 chxm：I / O控制模式這些位可以通過軟件選擇怎樣的I/O控制。0：I / O x是由標準的GPIO寄存器控制。I / O x開關直接由ri_iosr2寄存器控制。1：I / O x設置保護模式和僅受ri_iosr2和ri_iogcr寄存器（標準GPIO寄存器對配置的I / O X沒有效果）。注意：該寄存器控制第二I/O I/O操作的每個組。 I/O control mode register 3 (RI_IOCMR3) Address offset: 0x08Reset value: 0x0076543210CH24MCH21MCH18MCH53MCH12MCH9MCH6MCH3Mrwrwrwrwrwrwrwrw位7:0 chxm：I / O控制模式這些位可以通過軟件選擇怎樣的I/O控制。0：I / O x是由標準的GPIO寄存器控制。I / O x開關直接由ri_iosr3寄存器控制。1：I / O x設置保護模式和僅受ri_iosr3和ri_iogcr寄存器（標準GPIO寄存器對配置的I / O X沒有效果）。注意：該寄存器控制的第三個I / O每個組的I / O。 I/O switch register 1 (RI_