ad9833程序匯總(編輯修改稿)
2025-07-22 05:57 本頁面
【文章內(nèi)容簡介】 if((!(PINDamp。(1ctr8)))amp。amp。((PINDamp。(1ctr4)))amp。amp。((PINDamp。(1ctr2)))amp。amp。(!(PINDamp。(1ctr1)))) ctr_v=9。 return ctr_v。}////ctrpn：對正負脈沖按鈕開關的判斷////輸入：無//輸出：ctr_p unsigned char//unsigned char ctrpn(void){ if(!(PINDamp。(1pn))) ctr_pn=0。 else ctr_pn=1。 return ctr_pn。}ifndef _control_H_define _control_H_ 1unsigned char ctr8421(void)。unsigned char ctrpn(void)。endif /* _control_H_ *//*AD9833功能:可編程波形發(fā)生器，能夠產(chǎn)生正弦波、三角波、方波輸出。特點：主頻時鐘為25MHz時，主頻時鐘為1MHz時。輸出正弦波頻率 fOUT＝M（fMCLK/2^28） M為頻率控制字，由外部編程給定，其范圍為0≤M≤2^28－1。 fMCLK為外部輸入晶振。FSYNC引腳是使能引腳，電平觸發(fā)方式，低電平有效。進行串行數(shù)據(jù)傳輸時，F(xiàn)SYNC引腳必須置低，要注意FSYNC有效到SCLK下降沿的建立時間t7的最小值。FSYNC置低后，在16個SCLK的下降沿數(shù)據(jù)被送到AD9833的輸入移位寄存器，在第16個SCLK的下降沿FSYNC可以被置高，但要注意在SCLK下降沿到FSYNC上升沿的數(shù)據(jù)保持時間ts的最小和最大值。當然，也可以在FSYNC為低電平的時候，連續(xù)加載多個16位數(shù)據(jù)，僅在最后一個數(shù)據(jù)的第16個SCLK的下降沿的時將FSYNC置高，最后需要注意的是，寫數(shù)據(jù)時SCLK時鐘為高低電平脈沖信號，但是，在FSYNC剛開始變?yōu)榈蜁r（即將開始寫數(shù)據(jù)時），SCLK必須為高電平（注意t11這個參數(shù)）。 當AD9833初始化時，為了避免DAC產(chǎn)生虛假輸出，RESET必須置為1（RESET不會復位頻率、相位和控制寄存器），直到配置完畢，需要輸出時才將RESET置為0；RESET為0后的8－9個MCLK時鐘周期可在DAC的輸出端觀察到波形。AD9833數(shù)據(jù)傳輸格式： 對于單個16位數(shù)據(jù)來說，高位在前，低位在后。 對于頻率寄存器和相位寄存器來說，先是控制字，再是數(shù)據(jù)低字節(jié)，最后是數(shù)據(jù)高字節(jié)。*/include avr/include avr/include avr/include avr/include include /*delay_nus :長延時函數(shù)(GCC內(nèi)部延時函數(shù)的延時
環(huán)評公示相關推薦
鄂ICP備17016276號-1