集成電壓比較器(編輯修改稿)
2025-07-22 03:14 本頁面
【文章內(nèi)容簡(jiǎn)介】 Vi＞0與Vi0輸出完全不同。由以上的討論可以看出，輸入信號(hào)的電壓通過合理安排其時(shí)鐘控制，根據(jù)電荷守恒定理，通過電容而傳送到倒相器的輸入端VA，進(jìn)而與倒相器的轉(zhuǎn)換電壓進(jìn)行比較，實(shí)現(xiàn)電壓比較功能。(a)所示。(a)(b)（a）CMOS級(jí)聯(lián)電壓比較器 (b) 時(shí)鐘控制信號(hào)（a）中，開關(guān)管S5則用于平衡鎖存器的輸出。時(shí)鐘6為鎖存器的時(shí)鐘。在設(shè)計(jì)時(shí)要注意：1） （a）中的比較器能很好工作，要求M1與M3完全相同，而M2與M4完全一致，使前兩個(gè)倒相器具有相同的偏置點(diǎn)。2） 為了減小穿通效應(yīng)對(duì)波形的影響，開關(guān)管SS4上可加虛擬管或采用CMOS開關(guān)。該電路的基本工作原理：當(dāng)t從0→t3為整個(gè)比較器系統(tǒng)予充電，當(dāng)t=t5時(shí)，φ1＝1,輸入，當(dāng)t=t6時(shí)，φ6＝1，Vi進(jìn)入鎖存器，電路加偏置和自動(dòng)歸零都將由預(yù)充電過程完成（建立偏置點(diǎn)）。級(jí)聯(lián)比較器最大缺點(diǎn)是速度較慢，它受各級(jí)輸出電阻和下一級(jí)輸入電容的RC時(shí)間常數(shù)限制（輸入電容為密勒電容，輸出電阻為倒相器輸出電阻）。 () ()對(duì)于如圖所示的電路，Av約為10，電阻R約為100KΩ，因此，其時(shí)間常數(shù)較大，限制比較器的速度。 快速的級(jí)聯(lián)結(jié)構(gòu)比較器由于典型的級(jí)聯(lián)倒相器結(jié)構(gòu)的最大缺點(diǎn)就是其速度較慢，因此為了克服這處缺點(diǎn)，采用了一種并行的結(jié)構(gòu)，若把兩組相同的級(jí)聯(lián)結(jié)構(gòu)比較器相并聯(lián)，合理控制其時(shí)鐘信號(hào)，可以使比較器的速度提高一倍以上?！山M級(jí)聯(lián)倒相結(jié)構(gòu)的比較器相并聯(lián)，它們?cè)谝粋€(gè)周期內(nèi)相互交替進(jìn)行放大和自動(dòng)偏置歸零，并且在放大期間必須要求占空比大于50%，便于使鎖存器的輸入能接收一個(gè)連續(xù)時(shí)間的輸入信號(hào)。并且由于鎖存器的速度比倒相器的速度要快得多。所以該結(jié)構(gòu)的速度可以提高一倍。為了保證鎖存器的輸入為一個(gè)連續(xù)信號(hào)，要求A、B的打開時(shí)間比2的接通時(shí)間早，這樣可把放大器接入鎖存器的時(shí)間間隔相重疊，而鎖存器的時(shí)鐘頻率(它是比較器實(shí)際的總時(shí)鐘頻率)能夠與放大器時(shí)鐘速率不同。當(dāng)然，還可以多組級(jí)聯(lián)倒相結(jié)構(gòu)的比較器相并聯(lián)以達(dá)到更高的速度，而且其速度主要受限于鎖存器的速度，因?yàn)楝F(xiàn)在的速度限制因素已為鎖存器的速度，不再是放大器的速度。 兩組級(jí)聯(lián)倒相結(jié)構(gòu)比較器并聯(lián)的時(shí)鐘控制 差分輸入運(yùn)算放大器結(jié)構(gòu) 靜態(tài)模式作為靜態(tài)模式工作的差分輸入運(yùn)算放大器結(jié)構(gòu)的比較器一般不需要鎖存器。常規(guī)的CMOS差分放大器均可作為比較器使用，但通常由于比較器為開環(huán)工作模式，為了提高差分放大器電壓增益、減小輸入失調(diào)，即提高比較靈敏度，一般采用二級(jí)放大器，而且第一級(jí)為基本差分放大器。，所以在設(shè)計(jì)時(shí)，當(dāng)Vi＝VR時(shí)，輸出電平Vo應(yīng)設(shè)計(jì)在倒相器F的轉(zhuǎn)換電平上?！§o態(tài)模式的差分放大器結(jié)構(gòu)的電壓比較器工作原理：當(dāng)ViVR時(shí)，V01增大，從而導(dǎo)致M5的柵源電壓減小、漏源電壓減小，即M8的柵源電壓也下降，所以Vo增大，則A輸出為低電平；同理當(dāng)Vi＞VR時(shí)，則Vo下降，A輸出為高電平。該電壓比較器的性能指標(biāo)：1) 該放大器的總的電壓
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1