【文章內(nèi)容簡介】 用是對CCD的輸出視頻信號進(jìn)行預(yù)處理時起參考黑電平作用。在存儲區(qū)中，每個像素單元在垂直方向上可以看作是被四相柵極時鐘Bl、BBB4覆蓋的相互連接的四個MOS電容器共同組成。在1024個有效像素行的下面分別分布著6個黑行(Black Lines)，每行1072個像素中的有效像素(Active Pixels)為1024個，兩邊分布著220個黑像素(Black Pixe1s)和24個過渡像素(Overscan Pixels)。在存儲區(qū)水平方向上分布著兩個串行輸出移位寄存器(Output Register)，寄存器內(nèi)部并沒有感光單元，只有用來傳輸轉(zhuǎn)移感光電荷包的遮蔽的轉(zhuǎn)移單元，每個單元相當(dāng)于被三相時鐘CCC3覆蓋，這些單元都和存儲區(qū)的像素單元相互銜接對應(yīng)。其主要作用是將輸出放大器連接到水平輸出移位寄存器上，因?yàn)樗捷敵鍪且暂敵鲞@些額外的啞像素開始的，這樣就可以在有效像素被信號預(yù)處理電路采樣前給輸出放大器充足的時間來進(jìn)入穩(wěn)定狀態(tài)。在每個輸出寄存器的啞像素的最外端分布著兩個MOS單元，每個單元的柵極上分別加著求和柵SG(Summing Gate)和輸出柵OG(Output Gate)，OG是感光電荷包在進(jìn)入輸出放大器之前的最后一個柵。在每個輸出寄存器的左右兩端分別分布著兩個輸出放大緩沖器(Output amplifier and buffer)。為了使FTT1010M正常工作，需要為其提供一些偏置電壓和驅(qū)動時鐘，下面先介紹一下這些電壓與時鐘，并給出本設(shè)計所要求的數(shù)值：VNS(Voltage Nsubstrate)：加在FTT1010M的N型襯底上的電壓，電壓范圍為+18V~+28V，它可以用來控制CCD的高光行為(抗暈)，因?yàn)镃CD像素單元中的感光電荷包不僅要受到柵極電壓的影響，還要受到N襯底電壓的影響，所以它的取值很關(guān)鍵，當(dāng)VNS值較大時，CCD的抗暈?zāi)芰μ岣?，但是會影響到勢阱的飽和電荷量，如果VNS值比較小，則勢阱飽和電荷量增加，動態(tài)范圍提高，但是抗暈?zāi)芰p弱，因此選取合適的VNS值對CCD的工作效果起到很重要的作用，可以根據(jù)需要來進(jìn)行調(diào)節(jié)，在兩者之間找到很好平衡點(diǎn)。VSFD(Voltage Source Follower Drain)：加到FTT1010M的輸出放大器中三級源級跟隨器和輸出射級跟隨器漏極上的直流供電電壓，同時也為其它直流偏置電壓和驅(qū)動脈沖電壓提供分壓，電壓范圍為+16V~+24V。VRD(Voltage Reset Drain)：加到FTT1010M輸出放大器內(nèi)復(fù)位管(Reset fet)漏極上的直流復(fù)位電壓，其值等于CCD輸出信號的復(fù)位電壓水平，電壓范圍為+13V~+18V。VOG(Voltage Output Gate)：加在輸出柵OG上的直流電壓，電壓范圍為+4V~+8V。VPS(Voltage P Substrate)：連接到P摻雜基底(Pdoped substrate)上的直流電壓，電壓范圍為+1V~+7V。CR(Charge Reset)：電荷復(fù)位脈沖，用于控制勢阱內(nèi)感光電荷的積累，進(jìn)而控制光積分的時間，也被稱為電子快門。AClock：成像區(qū)驅(qū)動時鐘，有AAAA4四個驅(qū)動時鐘，在感光階段高位電壓為+10V，轉(zhuǎn)移階段高位電壓為+14V。BClock：存儲區(qū)驅(qū)動時鐘，有BBBB4四個驅(qū)動時鐘，在感光階段高位電壓為+10V，轉(zhuǎn)移階段高位電壓為+14V。CClock：水平移位寄存器驅(qū)動時鐘，有CCC3三個驅(qū)動時鐘，低位電壓大于+2V，電壓脈沖幅度范圍為+~+。 FTT1010M的結(jié)構(gòu)示意圖 FTT1010M驅(qū)動時序的研究 FTT1010M的工作時序分析FTT1010M的工作時序從功能上可以分為幀轉(zhuǎn)移時序(Frame timing)，行轉(zhuǎn)移時序(Line timing)，像素水平讀出時序(Pixel timing)。幀轉(zhuǎn)移時序指CCD將一幀圖像轉(zhuǎn)移輸出的時序，行轉(zhuǎn)移時序指一行像素在時鐘的驅(qū)動下完成從存儲區(qū)到水平移位寄存器轉(zhuǎn)移和逐位從水平移位寄存器讀出的時序，像素轉(zhuǎn)移時序指在一行像素在C時鐘驅(qū)動下從水平移位寄存器中逐位水平讀出的時序。 FTT1010M幀轉(zhuǎn)移時序圖一幀CCD圖像轉(zhuǎn)移輸出可分為兩個階段：感光階段和轉(zhuǎn)移階段。感光階段實(shí)現(xiàn)感光陣列的電荷積累，存儲區(qū)到轉(zhuǎn)移寄存器的電荷轉(zhuǎn)移以及轉(zhuǎn)移寄存器向輸出放大器的電荷輸出。轉(zhuǎn)移階段主要完成感光陣列所積累的電荷向幀存儲區(qū)的轉(zhuǎn)移。在感光階段，感光陣列接受外界光源照射產(chǎn)生電荷，幀轉(zhuǎn)移控制信號Al、AAA4不變，感光區(qū)和存儲區(qū)之間為阻斷態(tài)，沒有電荷進(jìn)行轉(zhuǎn)移。同時存儲區(qū)處于行轉(zhuǎn)移狀態(tài)，行轉(zhuǎn)移的過程可分為行正程和行逆程兩個階段。 FTT1010M行轉(zhuǎn)移時序圖 FTT1010M水平移位寄存器像素轉(zhuǎn)移時序圖當(dāng)SSC為高位時，行轉(zhuǎn)移處在行逆程狀態(tài)。當(dāng)SSC為低位時，行轉(zhuǎn)移處在行正程狀態(tài)。在行逆程階段，幀存儲區(qū)各單元所存的信號電荷在行轉(zhuǎn)移信號BBBB4控制下向水平移位寄存器方向平移一行，像元控制信號Cl、CC3不變，無像元信號輸出；在行正程階段，水平移位寄存器中的像元電荷在像元控制信號Cl、CC3的控制下逐次經(jīng)過輸出放大器輸出，每讀出一行信號，進(jìn)行一次行轉(zhuǎn)移，對于10241024陣列的CCD芯片來說，至少需要1024個SSC時鐘脈沖完成一幀圖像的轉(zhuǎn)移，而每一個SSC低電平至少需要1072個Cl、CC3互補(bǔ)讀出時鐘脈沖完成一行圖像的讀取，同時為保證信號電荷完整轉(zhuǎn)移，各相時序間必須保證一定的電平交疊。 轉(zhuǎn)移階段時序圖在轉(zhuǎn)移階段，幀轉(zhuǎn)移控制信號Al、AAA4分別與行轉(zhuǎn)移控制信號Bl、BBB4相同，且一直有效。像元控制信號Cl、CC3無效，不輸出數(shù)據(jù)。行像素在A、B驅(qū)動時鐘的控制下完成從成像區(qū)到存儲區(qū)的轉(zhuǎn)移。為保證信號電荷完整轉(zhuǎn)移，各相時序間也保持了一定的電平交疊。高速CCD攝像機(jī)的驅(qū)動時序關(guān)系實(shí)質(zhì)上是多重嵌套的循環(huán)。其中，感光階段和轉(zhuǎn)移階段構(gòu)成了時序循環(huán)的外環(huán)，一次循環(huán)代表了一幀圖像從曝光到轉(zhuǎn)移的全部過程；感光階段存儲區(qū)的逐行轉(zhuǎn)移構(gòu)成了時序循環(huán)的中環(huán)，一次循環(huán)結(jié)束表明CCD感光階段結(jié)束；而在行轉(zhuǎn)移信號結(jié)束后，一行圖像的元素逐列輸出，構(gòu)成了時序循環(huán)的內(nèi)環(huán)，一個循環(huán)周期代表一幀圖像中一行像素的轉(zhuǎn)移。各循環(huán)之間采用計數(shù)器進(jìn)行控制。整體的循環(huán)過程構(gòu)成了系統(tǒng)的工作流程。 FTT1010M驅(qū)動時序的產(chǎn)生及VHDL描述在應(yīng)用CCD圖像傳感器進(jìn)行電子學(xué)系統(tǒng)設(shè)計時，首先要解決的問題就是CCD驅(qū)動電路的設(shè)計。為了保證CCD穩(wěn)定可靠的工作，必須設(shè)計出符合CCD正常工作所要求的驅(qū)動脈沖和控制電路。只有在合適的時序驅(qū)動下，CCD芯片的轉(zhuǎn)換效率、信噪比等光電轉(zhuǎn)換特性，才能達(dá)到器件工藝設(shè)計所規(guī)定的最佳值，輸出穩(wěn)定可靠的視頻信號。因此，產(chǎn)生嚴(yán)格的CCD芯片驅(qū)動時序，是成功設(shè)計CCD圖像傳感系統(tǒng)的先決條件。FTT1010M是一款面陣幀轉(zhuǎn)移型CCD，本設(shè)計選用復(fù)雜可編程邏輯器件(CPLD)作為硬件設(shè)計平臺，使用VHDL語言對驅(qū)動電路方案進(jìn)行了硬件描述[4]。復(fù)雜可編程邏輯器件包括邏輯陣列塊(LAB)、可編程宏單元、擴(kuò)展乘積項(xiàng)(共享和并聯(lián))、可編程連線陣列、I/O控制塊五部分。器件集成度遠(yuǎn)高于PAL等傳統(tǒng)的PLD器件，并在速度上有一定的優(yōu)勢，在可編程邏輯集成開發(fā)環(huán)境中，可采用原理圖輸入方式、文本設(shè)計輸入方式和波形設(shè)計輸入方式等多種方法建立設(shè)計輸入。通過前、后仿真，檢查錯誤，進(jìn)行邏輯綜合并選擇器件適配。使用CPLD產(chǎn)生時序信號的方法，大大減小了電路板的體積，縮短了器件延時，降低了電路功耗，增加了可靠性。該方法在原理圖設(shè)計階段就可以掌握電路正確與否，設(shè)計靈活，調(diào)試方便，提高了效率，節(jié)約了成本。本系統(tǒng)的驅(qū)動時序是在可編程邏輯集成開發(fā)環(huán)境下，采用文本方式建立設(shè)計輸入，使用VHDL作為硬件描述語言，對各路驅(qū)動信號波形進(jìn)行描述的[5]。程序首先在ENTITY內(nèi)定義時序發(fā)生器的兩個輸入端，即時鐘輸入(CLK)，復(fù)位信號(RESET)，十三個輸出端，即CCD驅(qū)動時序所要求的十三個輸出信號。CCD的驅(qū)動時序通過內(nèi)外兩個循環(huán)嵌套系統(tǒng)實(shí)現(xiàn)，在一幀圖像從曝光到轉(zhuǎn)移的過程中，感光階段與轉(zhuǎn)移階段構(gòu)成了一個外循環(huán)。在一行像元信號逐次經(jīng)過輸出放大器輸出的過程中，行正程與行逆程構(gòu)成了一個內(nèi)循環(huán)。兩個循環(huán)過程均通過對輸入主時鐘(CLK)進(jìn)行分頻、計數(shù)來產(chǎn)生。整個程序是一個多進(jìn)程結(jié)構(gòu)，分別是主計數(shù)器進(jìn)程；行轉(zhuǎn)移計數(shù)器進(jìn)程；感光階段判斷信號進(jìn)程；轉(zhuǎn)移階段判斷信號進(jìn)程；行正程判斷信號進(jìn)程；行逆程判斷信號進(jìn)程；十三個輸出信號驅(qū)動時序產(chǎn)生進(jìn)程。每個輸出信號的時序關(guān)系都由一個進(jìn)程來實(shí)現(xiàn)。當(dāng)給定某個幀頻和積分時間時，在外循環(huán)中，用主計數(shù)器計一幀圖像從曝光開始到轉(zhuǎn)移結(jié)束所需要的時間，并通過主計數(shù)器得到感光階段判斷信號和轉(zhuǎn)移階段判斷信號；在內(nèi)循環(huán)中，用行轉(zhuǎn)移計數(shù)器計一行像元信號輸出所需要的時間，并通過感光階段判斷信號與行轉(zhuǎn)移計數(shù)器得到行正程判斷信號和行逆程判斷信號。十三個輸出信號分別在各自的進(jìn)程中通過調(diào)用前幾個進(jìn)程所得到的結(jié)果來實(shí)現(xiàn)CCD器件所要求的時序關(guān)系。以像元控制信號C1為例，C1在行正程階段控制像元電荷逐次經(jīng)過輸出放大器輸出，其余時問里C1是一個不變的信號。在C1的進(jìn)程中，先由行正程判斷信號確定C1何時處于行正程狀態(tài)，再由主時鐘和行轉(zhuǎn)移計數(shù)器得到C1所要求的時序關(guān)系。輸入主時鐘幀轉(zhuǎn)移進(jìn)程行轉(zhuǎn)移進(jìn)程感光階段判斷信號進(jìn)程行轉(zhuǎn)移階段判斷信號進(jìn)程行正程判斷信號進(jìn)程行逆程判斷信號進(jìn)程輸出信號產(chǎn)生進(jìn)程輸出信號產(chǎn)生進(jìn)程 CCD驅(qū)動時序發(fā)生器邏輯結(jié)構(gòu)以下為每個狀態(tài)的大致流程：（采用VHDL代碼）a)RESET CCD。b)Intergration time。c)Parallel transfer。d)Clock line down*1030(lines)Begine)Pipeline progress*1072(pixels)begin1. clock pixel data from serial register2. sample3. digitize4. PLD read5. Memory storeEndEndf)transfer data to UC*(10301072) begin1. Memory read2. UC readEndg)Done FTT1010M驅(qū)動電路的研究 模擬驅(qū)動和數(shù)字驅(qū)動要使CCD器件完成成像功能，必須對其進(jìn)行模擬驅(qū)動和數(shù)字驅(qū)動。模擬驅(qū)動是根據(jù)器件手冊要求，對CCD相應(yīng)的管腳提供直流偏壓并為CCD輸出放大器提供電源。因?yàn)镃CD器件本身抑制由VNS、SFD和VRD等管腳引入的噪聲能力差，即總有感應(yīng)噪聲幅度的50%會殘留在輸出端，所以供給器件的各直流輸入電壓必須相當(dāng)穩(wěn)定且要全部去耦到地。提高VNS、SFD等供電電壓可以擴(kuò)展器件動態(tài)范圍，但功耗也隨之增加。因此，偏置電壓的供電電壓要綜合考慮之后選取合適值。必須指出，所有的直流供電不能采用電阻分壓方式，其原因是電阻的熱噪聲大，而且電阻分壓點(diǎn)的電壓隨電流變化而變化，造成電壓波動及引入噪聲。由于CCD芯片上的輸出放大器被設(shè)計成只具有驅(qū)動低電容和高阻抗負(fù)載的能力，因此，在CCD輸出端必須接一個射級跟隨器，用作CCD輸出放大器與負(fù)載之間的隔離、緩沖及阻抗變換[6]。數(shù)字驅(qū)動是根據(jù)手冊要求對CCD的管腳提供不同頻率、不同幅度的多種時鐘驅(qū)動信號，以控制CCD器件的積分時間、電荷轉(zhuǎn)移速率及輸出放大器的復(fù)位。時鐘