【文章內(nèi)容簡介】 頻特性和運(yùn)行矩頻特性曲線如圖23，24所示，可以看出，當(dāng)步進(jìn)電機(jī)起動(dòng)時(shí)，f起=2500Hz時(shí)，遠(yuǎn)遠(yuǎn)不能滿足此機(jī)床所要求的空載起動(dòng)力矩（）直接使用將會(huì)產(chǎn)生失步現(xiàn)象，所以必須采取升降速控制（用軟件實(shí)現(xiàn)），將起動(dòng)頻率將到1000Hz時(shí)，起動(dòng)力矩可增到，然后在電路上再采用高低壓驅(qū)動(dòng)電路，還可以將步進(jìn)電機(jī)輸出力矩?cái)U(kuò)大一倍左右。當(dāng)快速運(yùn)動(dòng)和切削進(jìn)給時(shí)，130BF001型步進(jìn)電機(jī)運(yùn)行矩頻特性（圖24）完全可以滿足要求。第三章 CA6140車床數(shù)控系統(tǒng)硬件電路設(shè)計(jì)3．1單片機(jī)數(shù)控系統(tǒng)的設(shè)計(jì)內(nèi)容硬件是組成系統(tǒng)的基礎(chǔ),也是軟件編制的前提,數(shù)控系統(tǒng)硬件的設(shè)計(jì)包括以下幾部分內(nèi)容：繪制系統(tǒng)電氣控制結(jié)構(gòu)框圖據(jù)總體方案及機(jī)械結(jié)構(gòu)的控制要求，確定硬件電路的總體方案，繪制電氣控制結(jié)構(gòu)圖。機(jī)床硬件電路由五部分組成：主控制器：即中央處理單元CPU?？偩€：包括數(shù)據(jù)總線、地址總線和控制總線。存儲(chǔ)器：包括程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器。接口：即輸入/輸出接口電路。外圍設(shè)備：如鍵盤、顯示器及光電輸入機(jī)等。選擇中央處理單元CPU的類型CPU的種類很多，在此處選擇MCS——51系列單片機(jī)中的80C51，因?yàn)槠浼啥雀?，穩(wěn)定性、可靠性好，體積小，而且有很強(qiáng)的外部擴(kuò)展功能，外圍擴(kuò)展電路芯片大多是一些常規(guī)芯片，用戶很容易通過標(biāo)準(zhǔn)擴(kuò)展電路來構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng)。存儲(chǔ)器擴(kuò)展電路設(shè)計(jì)存儲(chǔ)器擴(kuò)展包括數(shù)據(jù)存儲(chǔ)器和程序存儲(chǔ)器擴(kuò)展兩部分。分別選擇兩片2764和一片6264來擴(kuò)展16K的內(nèi)存。I/O接口電路設(shè)計(jì)設(shè)計(jì)內(nèi)容包括：據(jù)外部要求選用I/O接口芯片，步進(jìn)電機(jī)伺服控制電路，鍵盤、顯示部分以及其他輔助電路設(shè)計(jì)（如復(fù)位、掉電保護(hù)等）。經(jīng)考慮，選擇8255為I/O接口芯片，液晶顯示控制器LR—104VRAM來控制LCD。圖中的急停開關(guān)應(yīng)采用那種按下去之后不會(huì)彈起、直到再次啟動(dòng)后操作者用手動(dòng)拔出的按鈕，此處由于表達(dá)方式的限制，僅以普通按鈕表示。軟件是硬件的補(bǔ)充，確定硬件電路后，根據(jù)系統(tǒng)功能要求設(shè)計(jì)軟件。軟件設(shè)計(jì)步驟分為以下幾步：據(jù)軟件要實(shí)現(xiàn)的功能，能制定出軟件技術(shù)要求；將整個(gè)軟件模塊化，確定各模塊的編制要求，包括各模塊功能，入口參數(shù)，出口參數(shù)；據(jù)硬件資源，合理分配好存儲(chǔ)單元；分別對(duì)各模塊編程，并調(diào)試；連接各模塊，進(jìn)行統(tǒng)一調(diào)試及優(yōu)化；固化到各程序存儲(chǔ)器中。數(shù)控系統(tǒng)中常用軟件模塊﹙1）軟件實(shí)現(xiàn)環(huán)行分配器；（2）插補(bǔ)運(yùn)算模塊；（3）自動(dòng)升降速控制模塊。3．2 MCS80C51單片機(jī)及其擴(kuò)展 80C51單片機(jī)的簡介 1．芯片引腳及片外總線結(jié)構(gòu)80C51單片機(jī)采用40腳雙直插封裝（DIP）形式，80C51單片機(jī)是高性能單片機(jī)，因?yàn)槭艿揭_數(shù)目的限制，所以有不少引腳具有第二功能。下面說明這些引腳的名稱和功能。電源引腳Vss和Vcc Vss(20腳)：接地。 Vcc(40腳)：主電源+5V。 時(shí)鐘電路引腳XTAL1和XTAL2圖31XTAL1（19腳）：接外部晶體的一端。在片內(nèi)它是振蕩電路反向放大器的輸入端。在采用外部時(shí)鐘時(shí)，對(duì)于HMOS單片機(jī)，該端引腳必須接地；對(duì)于CHMOS單片機(jī)，此引腳作為驅(qū)動(dòng)端。XTAL2（18腳）：接外部晶體的另一端。在片內(nèi)它是一個(gè)振蕩電路反向放大電路的輸出端，振蕩電路的頻率是晶體振蕩頻率。若需采用外部時(shí)鐘電路，對(duì)于HMOS單片機(jī)，該引腳輸入外部時(shí)鐘脈沖；對(duì)于CHMOS單片機(jī)，此引腳應(yīng)懸浮?？刂菩盘?hào)引腳RST、ALE//PROG、PSEN、EA/VppRST（9腳）：單片機(jī)剛接上電源時(shí)，其內(nèi)部各寄存器處于隨機(jī)狀態(tài)，在該引腳輸入24個(gè)時(shí)鐘周期寬度以上的高電平將使單片機(jī)復(fù)位（RESET）。ALE//PROG：訪問片外存儲(chǔ)器時(shí)，ALE作鎖存擴(kuò)展地址低位字節(jié)的控制信號(hào)（稱允許鎖存地址）。平時(shí)不訪問片外存儲(chǔ)器時(shí)，該端也以1/6的時(shí)鐘振蕩頻率固定輸出正脈沖，供定時(shí)或者其他需要使用；在訪問片外數(shù)據(jù)存儲(chǔ)器時(shí)會(huì)失去一個(gè)脈沖。ALE端的負(fù)載驅(qū)動(dòng)能力為8個(gè)LSTTL。 PSEN（29腳）：在訪問片外程序存儲(chǔ)器時(shí)，此端輸出負(fù)脈沖作為存儲(chǔ)器讀選通信號(hào)。CPU在向片外存儲(chǔ)器取指令期間，PSEN信號(hào)在12個(gè)時(shí)鐘周期中兩次生效。不過，在訪問片外數(shù)據(jù)存儲(chǔ)器時(shí)，這兩個(gè)有效的PSEN信號(hào)不出現(xiàn)。PSEN端同樣可驅(qū)動(dòng)8個(gè)LSTTL負(fù)載。我們根據(jù)PSEN、ALE和XTAL2輸出是否有信號(hào)輸出，可以判別80C51是否在工作。 EA/Vpp（31腳）：當(dāng)EA端輸入高電平時(shí)，CPU從片內(nèi)程序存儲(chǔ)器地址0000H單元開始執(zhí)行程序。當(dāng)?shù)刂烦^4KB時(shí)，將執(zhí)行片外程序存儲(chǔ)器的程序。當(dāng)EA輸入低電平時(shí)，CPU僅訪問片外程序存儲(chǔ)器。輸入/輸出引腳（P0、PP2和P3端口引腳）P0P3是4個(gè)寄存器，也稱為4個(gè)端口，是80C51單片機(jī)與外界聯(lián)系的4個(gè)8位雙向并行I/O口。由于在數(shù)據(jù)的傳輸過程中，CPU需要對(duì)接口電路輸入輸出數(shù)據(jù)的寄存器進(jìn)行讀寫操作，所以在單片機(jī)中對(duì)這些寄存器象對(duì)存儲(chǔ)單元一樣進(jìn)行編址。通常把接口電路中這些已編址并能進(jìn)行讀寫操作的寄存器稱為端口（PORT），或簡稱口。 圖32 （3932腳）：P0是一個(gè)8位漏極開路型雙向I/O端口。在訪問片外存儲(chǔ)器時(shí)，它分時(shí)提供低8位地址和8位雙向數(shù)據(jù)，故這些I/O線有地址線/數(shù)據(jù)線之稱，簡寫為AD0AD7。在EPROM編程時(shí)，從P0輸入指令字節(jié)，在驗(yàn)證程序時(shí)，則輸出指令字節(jié)（驗(yàn)證時(shí)，要外接上拉電阻）。（18腳）：P1是一個(gè)帶內(nèi)部上拉電阻的8位雙向I/O端口。在EPROM編程和驗(yàn)證程序時(shí)，它輸入低8位地址。（2128腳）：P2是一個(gè)帶內(nèi)部上拉電阻的8位雙向I/O端口。在訪問片外存儲(chǔ)器時(shí)，它輸出高8位地址，即A8~A15。在對(duì)EPROM編程和驗(yàn)證程序時(shí)，它輸入高8位地址。（1017腳）：P3是一個(gè)帶內(nèi)部上拉電阻的8位雙向I/O端口。在整個(gè)系統(tǒng)中，這8個(gè)引腳還具有專門的第二功能，如表（31）所示。表31 表P3口各位的第二功能P3口的各位第二功能 RXD（串行口輸入）TXD（串行口輸出）INT0（外部中斷0輸入）INT1（外部中斷1輸入）T0（定時(shí)器/計(jì)數(shù)器0的外部輸入）T1（定時(shí)器/計(jì)數(shù)器1的外部輸入）WR（片外數(shù)據(jù)存儲(chǔ)器寫選通控制輸出）RD（片外數(shù)據(jù)存儲(chǔ)器讀選通控制輸出）3．3 存儲(chǔ)器擴(kuò)展電路設(shè)計(jì) 單片機(jī)的系統(tǒng)擴(kuò)展概述80C51片內(nèi)只有4KB程序存儲(chǔ)器地址空間、256B的片內(nèi)數(shù)據(jù)存儲(chǔ)器的地址空間（用8位地址，其中128B的專用寄存器地址空間僅有21個(gè)字節(jié)有實(shí)際意義）。所以需擴(kuò)展。擴(kuò)展概述 80C51的片外總線結(jié)構(gòu)：所有的外部芯片都通過三組總線進(jìn)行擴(kuò)展。數(shù)據(jù)總線（DB）數(shù)據(jù)總線由P0口提供，數(shù)據(jù)總線要連到連接的所有外圍芯片上，但在同一時(shí)間只能夠有一個(gè)是有效的數(shù)據(jù)傳送通道。（2）地址總線（AB）：16位，可尋址范圍為64K字節(jié)，AB由P0口提供低8位地址，與數(shù)據(jù)分時(shí)傳送，傳送數(shù)據(jù)時(shí)將低8位地址鎖存；高8位地址由P2口提供。（3）控制總線（CB）：系統(tǒng)擴(kuò)展用控制總線有WR、RD、PSEN、ALE、EA。系統(tǒng)擴(kuò)展能力片外數(shù)據(jù)存儲(chǔ)器與程序存儲(chǔ)器的操作使用不同的指令和控制信號(hào)，允許兩者的地址重復(fù)。故據(jù)地址的寬度，片外可擴(kuò)展的存儲(chǔ)器與程序存儲(chǔ)器分別為64KB。此處擴(kuò)展了16K的程序存儲(chǔ)器和16K的地址存儲(chǔ)器，且沒有使用片內(nèi)存儲(chǔ)器。擴(kuò)展的I/O口與片外數(shù)據(jù)存儲(chǔ)器統(tǒng)一編址，不再另外提供地址線。地址鎖存器 因?yàn)镻0口是分時(shí)提供低8位地址和數(shù)據(jù)信息的，所以必須用鎖存器把地址鎖存住。本次設(shè)計(jì)使用帶三態(tài)緩沖輸出的8D鎖存器74HC373。其引腳見圖33。圖33 74HC373引腳圖D0D7 信號(hào)輸入端Q0Q7 信號(hào)輸出端G：下降沿時(shí)，將D1D8鎖存于內(nèi)部E：使能端，E=0時(shí)，三態(tài)門處于導(dǎo)通狀態(tài)，輸出端Q0Q7與輸入端D0D7連通，當(dāng)E=1時(shí)輸出三態(tài)門斷開，輸入數(shù)據(jù)鎖存。地址譯碼器80C51擴(kuò)展電路中，都牽涉到外部地址空間的分配問題，即當(dāng)80C51數(shù)據(jù)總線分時(shí)與多個(gè)外圍芯片進(jìn)行數(shù)據(jù)傳送時(shí)，首選要進(jìn)行片選，然后再進(jìn)行片內(nèi)地址選擇。地址譯碼實(shí)現(xiàn)片選的方法目前常用的有兩種：線選法和譯碼法。此處采用74HC139譯碼器組成的譯碼電路對(duì)系統(tǒng)的高位地址進(jìn)行譯碼。74HC139是雙“24”譯碼器，每個(gè)譯碼器僅有1個(gè)使能端G，0電平選通。有2個(gè)選擇輸入端，4個(gè)譯碼輸出端，輸出0電平有效。2個(gè)輸入信號(hào)A、B譯碼后有4個(gè)輸出狀態(tài)，其引腳與真值表如下所示。表32 74HC139真值表輸入輸出使能選 擇Y0Y1Y2Y3/G B A 1 1111 0 0 00111 0 0 1101