【文章內(nèi)容簡(jiǎn)介】 PGA 芯 片 EPF10K10TC1444 一 片單片機(jī) STC89C52RC 一片時(shí) 鐘 芯 片 DS1302 一 片溫 度 傳 感 器 DS18B20 一 個(gè)液 晶 顯 示 器 LCD12864 一 片繼 電 器 HLS8LDC5VSC 三 個(gè)電 平 轉(zhuǎn) 換 芯 片 MAX232 一 片 器件簡(jiǎn)介 FPGA 簡(jiǎn)介 FPGA 是英文 Field Programmable Gate Array 的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在 PAL、GAL、EPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA 采用了邏輯單元陣列 LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊 CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect ）三個(gè)部分。FPGA 的基本特點(diǎn)主要有：(1)采用 FPGA 設(shè)計(jì) ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。( 2)FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。(3)FPGA 內(nèi)部有豐富的觸發(fā)器和 I／O 引腳。(4)FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。(5)FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、TTL 電平兼容?？梢哉f，F(xiàn)PGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。目前 FPGA 的品種很多，有 XILINX 的 XC 系列、 TI 公司的 TPC 系列、ALTERA 公司的 FLEX 系列等。FPGA 是由存放在片內(nèi) RAM 中的程序來設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的 RAM 進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。加電時(shí)，F(xiàn)PGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后，F(xiàn)PGA 進(jìn)入工作狀態(tài)。掉電后，F(xiàn)PGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA 能夠反復(fù)使用。FPGA 的編程無須專用的 FPGA 編程器，只須用通用的EPROM、PROM 編程器即可。當(dāng)需要修改 FPGA 功能時(shí)，只需換一片 EPROM即可。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此，F(xiàn)PGA 的使用非常靈活。FPGA 有多種配置模式：并行主模式為一片 FPGA 加一片 EPROM 的方式；主從模式可以支持一片 PROM 編程多片 FPGA；串行模式可以采用串行 PROM編程 FPGA；外設(shè)模式可以將 FPGA 作為微處理器的外設(shè)，由微處理器對(duì)其編程。 單片機(jī)簡(jiǎn)介單片機(jī) STC89C52RC 和 89C51 單片機(jī)基本相同，具體資料參照參考教科書《單片微型計(jì)算機(jī)原理及應(yīng)用》 ，張毅坤、陳善久、裘學(xué)紅編著。 DS1302 簡(jiǎn)介DS1302 是美國(guó) DALLAS 公司推出的一種高性能、低功耗、帶 RAM 的實(shí)時(shí)時(shí)鐘電路，它可以對(duì)年、月、日、周日、時(shí)、分、秒進(jìn)行計(jì)時(shí)，具有閏年補(bǔ)償功能，工作電壓為 ～ 。采用三線接口與 CPU 進(jìn)行同步通信，并可采用突發(fā)方式一次傳送多個(gè)字節(jié)的時(shí)鐘信號(hào)或 RAM 數(shù)據(jù)。DS1302 內(nèi)部有一個(gè)318 的用于臨時(shí)性存放數(shù)據(jù)的 RAM 寄存器。DS1302 是 DS1202 的升級(jí)產(chǎn)品，與 DS1202 兼容，但增加了主電源/后背電源雙電源引腳，同時(shí)提供了對(duì)后背電源進(jìn)行涓細(xì)電流充電的能力。 引腳功能及結(jié)構(gòu) DS1302 的引腳排列 ,其中 Vcc1 為后備電源，VCC2 為主電源。在主電源關(guān)閉的情況下，也能保持時(shí)鐘的連續(xù)運(yùn)行。DS1302 由 Vcc1 或 Vcc2 兩者中的較大者供電。當(dāng) Vcc2 大于 Vcc1＋ 時(shí)，Vcc2 給 DS1302 供電。當(dāng) Vcc2小于 Vcc1 時(shí)，DS1302 由 Vcc1 供電。X1 和 X2 是振蕩源，外接 晶振。RST 是復(fù)位/片選線，通過把 RST 輸入驅(qū)動(dòng)置高電平來啟動(dòng)所有的數(shù)據(jù)傳送。RST 輸入有兩種功能：首先，RST 接通控制邏輯，允許地址/命令序列送入移位寄存器；其次，RST 提供終止單字節(jié)或多字節(jié)數(shù)據(jù)的傳送手段。當(dāng)RST 為高電平時(shí)，所有的數(shù)據(jù)傳送被初始化，允許對(duì) DS1302 進(jìn)行操作。如果在傳送過程中 RST 置為低電平，則會(huì)終止此次數(shù)據(jù)傳送，I/O 引腳變?yōu)楦咦钁B(tài)。上電運(yùn)行時(shí)，在 Vcc≥ 之前，RST 必須保持低電平。只有在 SCLK 為低電平時(shí)，才能將 RST 置為 高電平。I/O 為串行數(shù)據(jù)輸入輸出端(雙向) ，后面有詳細(xì)說明。SCLK 為 時(shí)鐘輸入端。 DS1302 的引腳功能圖如 下圖：圖 1 DS1302 封裝圖DS1302 的控制字節(jié) DS1302 的控制字如圖 2 所示?？刂谱止?jié)的最高有效位 (位 7)必須是邏輯1，如果它為 0，則不能把數(shù)據(jù)寫入 DS1302 中，位 6 如果為 0，則表示存取日歷時(shí)鐘數(shù)據(jù)，為 1 表示存取 RAM 數(shù)據(jù)。位 5 至位 1 指示操作單元的地址。 最低有效位( 位 0)如為 0 表示要進(jìn)行寫操作，為 1 表示進(jìn)行讀操作，控制字節(jié)總是從最低位開始輸出。 數(shù)據(jù)輸入輸出(I/O) 在控制指令字輸入后的下一個(gè) SCLK 時(shí)鐘的上升沿時(shí)，數(shù)據(jù)被寫入DS1302，數(shù)據(jù)輸入從低位即位 0 開始。同樣，在緊跟 8 位的控制指令字后的下一個(gè) SCLK 脈沖的下降沿讀出 DS1302 的數(shù)據(jù)，讀出數(shù)據(jù)時(shí)從低位 0 位到高位 7。 DS1302 的寄存器 DS1302 有 12 個(gè)寄存器，其中有 7 個(gè)寄存器與日歷、時(shí)鐘相關(guān)，存放的數(shù)據(jù)位為 BCD 碼形式,其日歷、時(shí)間寄存器及其控制字見表 1。此外，DS1302 還有年份寄存器、控制寄存器、充電寄存器、時(shí)鐘突發(fā)寄存器及與 RAM 相關(guān)的寄存器等。時(shí)鐘突發(fā)寄存器可一次性順序讀寫除充電寄存器外的所有寄存器內(nèi)容。 DS1302 與 RAM 相關(guān)的寄存器分為兩類：一類是單個(gè) RAM 單元，共 31 個(gè)，每個(gè)單元組態(tài)為一個(gè) 8 位的字節(jié)，其命令控制字為C0H～FDH，其中奇數(shù)為讀操作，偶數(shù)為寫操作；另一類為突發(fā)方式下的 RAM寄存器，此方式下可一次性讀寫所有的 RAM 的 31 個(gè)字節(jié)，命令控制字為FEH(寫 )、FFH(讀) 。 為了實(shí)現(xiàn)系統(tǒng)報(bào)警計(jì)時(shí)等功能，此設(shè)計(jì)采用了 DS302 實(shí)時(shí)時(shí)鐘芯片。DS1302 是美國(guó) DALLAS 公司推出的一種高性能、低功耗、帶 RAM 的實(shí)時(shí)時(shí)鐘電路，它可以對(duì)年、月、日、周日、時(shí)、分、秒進(jìn)行計(jì)時(shí)，具有閏年補(bǔ)償功能，工作電壓為 ～。采用三線接口與 CPU 進(jìn)行同步通信，并可采用突發(fā)方式一次傳送多個(gè)字節(jié)的時(shí)鐘信號(hào)或 RAM 數(shù)據(jù)。 DS1302 內(nèi)部有一個(gè)318 的用于臨時(shí)性存放數(shù)據(jù)的 RAM 寄存器。DS1302 是 DS1202 的升級(jí)產(chǎn)品，與 DS1202 兼容，但增加了主電源/后背電源雙電源引腳，同時(shí)提供了對(duì)后背電源進(jìn)行涓細(xì)電流充電的能力。 引腳功能及結(jié)構(gòu) DS1302 的引腳排列, 其中Vcc1 為后備電源，VCC2 為主電源。在主電源關(guān)閉的情況下，也能保持時(shí)鐘的連續(xù)運(yùn)行。DS1302 由 Vcc1 或 Vcc2 兩者中的較大者供電。當(dāng) Vcc2 大于Vcc1＋ 時(shí)，Vcc2 給 DS1302 供電。當(dāng) Vcc2 小于 Vcc1 時(shí)，DS1302 由Vcc1 供電。X1 和 X2 是振蕩源，外接 晶振。RST 是復(fù)位/ 片選線，通過把 RST 輸入驅(qū)動(dòng)置高電平來啟動(dòng)所有的數(shù)據(jù)傳送。RST 輸入有兩種功能：首先，RST 接通控制邏輯，允許地址/命令序列送入移位寄存器；其次， RST提供終止單字節(jié)或多字節(jié)數(shù)據(jù)的傳送手段。當(dāng) RST 為高電平時(shí)，所有的數(shù)據(jù)傳送被初始化，允許對(duì) DS1302 進(jìn)行操作。如果在傳送過程中 RST 置為低電平，則會(huì)終止此次數(shù)據(jù)傳送，I/O 引腳變?yōu)楦咦钁B(tài)。上電運(yùn)行時(shí)，在 Vcc≥ 之前，RST 必須保持低電平。只有在 SCLK 為低電平時(shí)，才能將 RST 置為高電平。I/O 為串行數(shù)據(jù)輸入輸出端(雙向)，后面有詳細(xì)說明。 SCLK 始終是輸入端。 DS18B20 簡(jiǎn)介DS18B20 的數(shù)字溫度計(jì)提供 9 至 12 位（可編程設(shè)備溫度讀數(shù)。信息被發(fā)送到/ 從 DS18B20 通過 1 線接口，所以中央微處理器與 DS18B20 只有一個(gè)一條口線連接。為讀寫以及溫度轉(zhuǎn)換可以從數(shù)據(jù)線本身獲得能量，不需要外接電源。 因?yàn)槊恳粋€(gè) DS18B20 的包含一個(gè)獨(dú)特的序號(hào)，多個(gè) ds18b20s 可以同時(shí)存在于一條總線。這使得溫度傳感器放置在許多不同的地方。它的用途很多，包括空調(diào)環(huán)境控制，感測(cè)建筑物內(nèi)溫設(shè)備或機(jī)器，并進(jìn)行過程監(jiān)測(cè)和控制。存儲(chǔ)器DS18B20 的存儲(chǔ)器包括高速暫存器 RAM 和可電擦除 RAM，可電擦除RAM 又包括溫度觸發(fā)器 TH 和 TL，以及一個(gè)配置寄存器。存儲(chǔ)器能完整的確定一線端口的通訊，數(shù)字開始用寫寄存器的命令寫進(jìn)寄存器，接著也可以用讀寄存器的命令來確認(rèn)這些數(shù)字。當(dāng)確認(rèn)以后就可以用復(fù)制寄存器的命令來將這些數(shù)字轉(zhuǎn)移到可電擦除 RAM 中。當(dāng)修改過寄存器中的數(shù)時(shí)，這個(gè)過程能確保數(shù)字的完整性。高速暫存器 RAM 是由 8 個(gè)字節(jié)的存儲(chǔ)器組成；第一和第二個(gè)字節(jié)是溫度的顯示位。第三和第四個(gè)字節(jié)是復(fù)制 TH 和 TL，同時(shí)第三和第四個(gè)字節(jié)的數(shù)字可以更新；第五個(gè)字節(jié)是復(fù)制配置寄存器，同時(shí)第五個(gè)字節(jié)的數(shù)字可以更新；六、七、八三個(gè)字節(jié)是計(jì)算機(jī)自身使用。用讀寄存器的命令能讀出第九個(gè)字節(jié)，這個(gè)字節(jié)是對(duì)前面的八個(gè)字節(jié)進(jìn)行校驗(yàn)。溫度的讀取DS18B20 在出廠時(shí)以配置為 12 位，讀取溫度時(shí)共讀取 16 位，所以把后11 位的 2 進(jìn)制轉(zhuǎn)化為 10 進(jìn)制后在乘以 便為所測(cè)的溫度，還需要判斷正負(fù)。前 5 個(gè)數(shù)字為符號(hào)位，當(dāng)前 5 位為 1 時(shí)，讀取的溫度為負(fù)數(shù)；當(dāng)前 5 位為0 時(shí)，讀取的溫度為正數(shù)。 編程語言簡(jiǎn)介 VHDL 簡(jiǎn)介VHDL 語言是一種用于電路設(shè)計(jì)的高級(jí)語言。VHDL 的英文全寫是：VHSIC（Very High Speed Integrated Circuit）Hardware Description Language, 即超高速集成電路硬件描述語言。其主要用于描述數(shù)字系統(tǒng)的行為、結(jié)構(gòu)、功能和接口。目前，它在中國(guó)的應(yīng)用多數(shù)是用在 FPGA/CPLD/EPLD 的設(shè)計(jì)中。在使用 VHDL 等高級(jí)語言時(shí)，有專用的工具來實(shí)現(xiàn)將語言描述的電路功能轉(zhuǎn)換為實(shí)際的電路，所以使用者就用不著對(duì)底層的電路很熟悉，也用不著對(duì)CPLD/FPGA 的結(jié)構(gòu)很熟悉。除了含有許多具有硬件特征的語句外，VHDL 的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語言。VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可是部分,及端口)和內(nèi)部（或稱不可視部分），即涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL 系統(tǒng)設(shè)計(jì)的基本點(diǎn)。應(yīng)用 VHDL 進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)是多方面的。 （1）與其他的硬件描述語言相比，VHDL 具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語言。強(qiáng)大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。 （2）VHDL 豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬。 （3）VHDL 語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。符合市場(chǎng)需求的大規(guī)模系統(tǒng)高效、高速的完成必須有多人甚至多個(gè)代發(fā)組共同并行工作才能實(shí)現(xiàn)。（4）對(duì)于用 VHDL 完成的一個(gè)確定的設(shè)計(jì)，可以利用 EDA 工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)的把 VHDL 描述設(shè)計(jì)轉(zhuǎn)變成門級(jí)網(wǎng)表。 （5）VHDL 對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。 C51 語言簡(jiǎn)介語言數(shù)據(jù)結(jié)構(gòu) 每寫一個(gè)程序，總離不開數(shù)據(jù)的應(yīng)用，在學(xué)習(xí) C51 語言的過程中掌握理解數(shù)據(jù)類型也是很關(guān)鍵的。先看表 2－1，表中列出了 KEIL uVision2 C51 編譯器所支持的數(shù)據(jù)類型。在標(biāo)準(zhǔn) C 語言中基本的數(shù)據(jù)類型為 char, int, short, long, float 和 double，而在 C51 編譯器中 int 和 short 相同，f