【文章內(nèi)容簡(jiǎn)介】 BIT1 BIT0 UIP DV2 DV1 DV0 RS3 RS2 RS1 RS0 位 ： 更新周期標(biāo)志位。該位為“ 1”時(shí) ， 表 示芯片正處于或即將開(kāi)始更新周期 ， 此時(shí)程序不準(zhǔn)讀寫(xiě)時(shí)標(biāo)寄存器 ； 該位為“ 0”時(shí) ， 表示至少在 244μ s 后才開(kāi)始更新周期 ， 此時(shí)程序可讀芯片內(nèi)時(shí)標(biāo)寄存器。該位是只讀位。 2. DV0 、 DV1 、 DV2 ： 芯片內(nèi)部振蕩器 RTC 控制位。當(dāng)芯片解除復(fù)位狀態(tài) ， 并將 010寫(xiě)入 DV0、 DV DV2后 ， 另一個(gè)更新周期將在 500ms后開(kāi)始。因此 ， 在程序初始化時(shí)可用這三位精確地使芯片在設(shè)定的時(shí)間開(kāi)始工作。這與 MC146818 不同的是 ， DS12887固定使用 32 768Hz 的內(nèi)部晶體 ， 所以 ，DV0 =“ 0” ， DV1 =“ 1” ， DV2 =“ 0” ， 即只有一種 010的組合選擇即可啟動(dòng) RTC。 3. RS RS RS RS0： 周期中斷可編程方波輸出速率選擇位。各種不同的組合可以產(chǎn)生不同的輸出。程序可以通過(guò)設(shè)置寄存器 B的 SQWF 和 PIE 位控制是否允許周期中斷和方波輸出。其寄存器 A輸出速率選擇位如表 3所列。 表 3 DS12887 控制寄存器 A 輸出速率選擇位定義 寄存器 A 輸出速率選擇位 32 768Hz 時(shí)基 RS3 RS2 RS1 RS0 中斷周期 SQWF輸出頻 0 0 0 0 無(wú) 無(wú) 0 0 0 1 256Hz 0 0 1 0 7. 8125ms 128Hz 0 0 1 1 s 哈爾濱理工大學(xué)學(xué)士學(xué)位論文 15 0 1 0 0 s 0 1 0 1 s 0 1 1 0 s 0 1 1 1 512Hz 1 0 0 0 256Hz 1 0 0 1 128Hz 1 0 1 0 64Hz 1 0 1 1 32Hz 1 1 0 0 16Hz 1 1 0 1 125ms 8Hz 1 1 1 0 250ms 4Hz 1 1 1 1 500ms 2Hz 寄存器 B 允許讀寫(xiě) ， 主要用于控制芯片的工作狀態(tài)。寄存器 B 的控制字的格式如表 4所列。 表 4 DS12887 控制寄存器 B各布爾位定義 BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 SET PIE AIE UIE SQWE DM 24/12 DSE (1) SET 位 ： 當(dāng)該位為“ 0”時(shí) ， 芯片處于正常工作狀態(tài) ， 每秒產(chǎn)生一個(gè)更新周期來(lái)更新時(shí)標(biāo)寄存器為“ 1”時(shí) ， 芯片停止工作 ， 程序在此期間可初始化芯片的各個(gè)時(shí)標(biāo)寄存器。 (2)PIE、 AIE、 UIE 位 ： 分別為周 期中斷、報(bào)警中斷、更新周期結(jié)束中斷允許位。各位為“ 1”時(shí) ， 允許芯片發(fā)相應(yīng)的中斷。 (3)SQWE 位 ： 方波輸出允許位。 SQWE“ 1” ， 按寄存器 A 輸出速率選擇位所確定的頻率輸出方波 。SQWE =“ 0” ， 腳 SQW保持低電平。 (4) DM 位 ： 時(shí)標(biāo)寄存器用十進(jìn)制 BCD 碼表示或用二進(jìn)制表示格式選擇位。 DM =“ 0”時(shí) ， 為十進(jìn)制 BCD碼 。DM =“ 1”時(shí) ， 為二進(jìn)制碼。 (5) 24/ 12 位 ： 24/ 12 小時(shí)模式設(shè)置位。 24/12位 =“ 1”時(shí) ， 為 24 小時(shí)工作模式 。24/ 12 位 =“ 0”時(shí) ， 為 12 小時(shí) 工作模式。 (6)DSE位 ： 夏令時(shí)服務(wù)位。 DSE=“ 1” ， 夏時(shí)制設(shè)置有效 ， 夏時(shí)制結(jié)束可自動(dòng)刷新恢復(fù)時(shí)間 。DSE=“ 0” ， 無(wú)效。 寄存器 C的控制字的格式如表 4所列。該寄存器的特點(diǎn)是程序訪問(wèn)讀該寄存器后 ， 該寄存器的內(nèi)容將自動(dòng)清零 ， 從而使 IRQF 標(biāo)志位變?yōu)楦唠娖?， 否則 ， 芯片將無(wú)法向 CPU 申請(qǐng)下一次中斷。 表 5 DS12887 控制寄存器 C各布爾位定義 BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 IRQF PF AF UF 0 0 0 0 哈爾濱理工大學(xué)學(xué)士學(xué)位論文 16 (1) IRQF位 ： 中斷申請(qǐng)標(biāo)志位。該位邏輯表達(dá)式為 ： IRQF = PF PIE +AF AIE+UF UIE。當(dāng) IRQF位變“ 1”時(shí) ， 引腳將變低電平引發(fā)中斷申請(qǐng)。 (2) PF、 AF、 UF 位 ： 這三位分別為周期中斷、報(bào)警中斷、更新周期結(jié)束中斷標(biāo)志位。只要滿(mǎn)足各中斷的條件 ， 相應(yīng)的中斷標(biāo)志位將置“ 1”。 (3) BIT3～ BIT0 ： 未定義的保留位。讀出值始終為 0 。 寄存器 D為只讀寄存器。寄存器 D的控制字的格式如表 6所示。 表 6 DS12887 控制寄存器 D 各布爾位定義 BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 VRT 0 0 0 0 0 0 0 (1) VRT 位 ： 芯片內(nèi)部 RAM 與寄存器內(nèi)容有效標(biāo)志位。該位為“ 1”時(shí) ，指芯片內(nèi)部 RAM 和寄存器內(nèi)容有效。讀該寄存器后 ， 該位將自動(dòng)置“ 1”。 (2) BIT6～ BIT0 位 ： 保留位。讀出的數(shù)值始終為 0。 4. DS12887/DS12C887 的中斷和更新周期 DS12887/DS12C887 處于正常工作狀態(tài)時(shí) ， 每秒鐘將產(chǎn)生一個(gè)更新周期 ， 芯片處于更新周期的標(biāo) 志是寄存器 A中的 UIP位為“ 1”。在更新周期內(nèi) ，芯片內(nèi)部時(shí)標(biāo)寄存器數(shù)據(jù)處于更新階段 ， 故在該周期內(nèi) ， 微處理器不能讀芯片時(shí)標(biāo)寄存器的內(nèi)容 ， 否則將得到不確定數(shù)據(jù)。更新周期的基本功能主要是刷新各個(gè)時(shí)標(biāo)寄存器中的內(nèi)容 ， 同時(shí)秒時(shí)標(biāo)寄存器內(nèi)容加 1， 并檢查其他時(shí)標(biāo)寄存器內(nèi)容是否有溢出 ， 如有溢出則相應(yīng)進(jìn)位日、月、年。另外一個(gè)功能是檢查三個(gè)時(shí)、分、秒報(bào)警時(shí)標(biāo)寄存器的內(nèi)容是否與對(duì)應(yīng)時(shí)標(biāo)寄存器的內(nèi)容相符 ， 如果相符則寄存器 C中的 AF 位置“ 1”。如果報(bào)警時(shí)標(biāo)寄存器的內(nèi)容為 C0H至 FFH之間的數(shù)據(jù) ， 則為不關(guān)心狀態(tài)。 為了采樣時(shí)標(biāo)寄存器 中的數(shù)據(jù) ， DS12887/DS12C887 提供了兩種避開(kāi)更新周期內(nèi)訪問(wèn)時(shí)標(biāo)寄存器的方案 ： 第一種是利用更新周期結(jié)束發(fā)出的中斷。它可以編程允許在每次更新周期結(jié)束后發(fā)生中斷申請(qǐng) ， 提醒 CPU將有 998ms左右的時(shí)間去獲取有效的數(shù)據(jù) ， 在中斷之后的 998ms 時(shí)間內(nèi) ， 程序可先將時(shí)標(biāo)數(shù)據(jù)讀到芯片內(nèi)部的不掉電靜態(tài) RAM 中。因?yàn)樾酒瑑?nèi)部的靜態(tài) RAM 和狀態(tài)寄存器是可隨時(shí)讀寫(xiě)的 ， 在離開(kāi)中斷服務(wù)子程序前應(yīng)清除寄存器 C 中的 IRQF 位。另一種是 ： 利用寄存器 A中的 UIP位來(lái)指示芯片是否處于更新周期。在 UIP位從低變高 244μ s后 ， 芯 片將開(kāi)始其更新周期 ， 所以檢測(cè)到UIP位為低電平時(shí) ， 則利用 244μ s 的間隔時(shí)間去讀取時(shí)標(biāo)信息。如檢測(cè)到UIP 位為“ 1” ， 則可暫緩讀數(shù)據(jù) ， 等到 UIP 變成低電平后再去讀數(shù)據(jù)。 80C51 單片機(jī)結(jié)構(gòu)特點(diǎn) 微型計(jì)算機(jī)的出現(xiàn)與發(fā)展已廣泛應(yīng)用到各行各業(yè)中，使人們的日常生活工作都發(fā)生了重大變化，如果沒(méi)有微型計(jì)算機(jī)，人們的工作生活的質(zhì)量都受到很大的損失。單片微型計(jì)算機(jī)是微型計(jì)算機(jī)發(fā)展中的一個(gè)重要分支，其獨(dú)特的結(jié)構(gòu)與性能，越來(lái)越普及地應(yīng)用于國(guó)民經(jīng)濟(jì)的各個(gè)領(lǐng)域，以下主哈爾濱理工大學(xué)學(xué)士學(xué)位論文 17 要介紹 80C51 單片機(jī)，它與微型計(jì)算機(jī)的區(qū) 別是什么，單片機(jī)發(fā)展概況；它的特點(diǎn)和應(yīng)用，通過(guò)對(duì)本節(jié)的學(xué)習(xí)，使大家對(duì)單片微型計(jì)算機(jī)有個(gè)初步的認(rèn)識(shí)和了解。 一、單片機(jī)的組成 單片微型計(jì)算機(jī)簡(jiǎn)稱(chēng)單片機(jī)，它在一塊芯片上集成了各種功能部件：中央處理器（ CPU）、隨機(jī)存取存儲(chǔ)器（ RAM）、只讀存儲(chǔ)器（ ROM）、定時(shí)器 /計(jì)數(shù)器、和各種輸入 /輸出（ I/O）接口（如并行 I/O口、串行 I/O口和 A/D轉(zhuǎn)換器）等。他們之間相互連接圖如 26圖，構(gòu)成一個(gè)完整的微型計(jì)算機(jī)。 圖 26 單片機(jī)結(jié)構(gòu)框圖 二、 80C51 單片機(jī)的引腳描述及片外總線結(jié)構(gòu) CHMOS 制造工藝的 80C51 單片機(jī)采用 40 引腳的雙列直插封裝（ DIP 方式），在單片機(jī)的 40條引腳中有 2條專(zhuān)用于主電源的引腳， 2條外接晶體的引腳， 4條控制與其它電源復(fù)用的引腳， 32條輸入 /輸出（ I/O）引腳。 下面按其引腳功能為四部分?jǐn)⑹鲞@ 40 條引腳功能。 （ 1） 電源引腳 VCC和 VSS。其中： VCC（ 40腳）接 +5V 電壓。 VSS（ 20 腳）接地。 （ 2） 接晶體引腳 XTAL1和 XTAL2。 XTAL1（ 19腳）接外部晶體的一個(gè)引腳。在單片機(jī)內(nèi)部，它是一個(gè)反相放大器的輸入端，這個(gè)放大器構(gòu)成了片內(nèi)振蕩器。當(dāng)采用外部振蕩器時(shí)，對(duì) CHMOS單片機(jī)，此引腳作為驅(qū)動(dòng)端。 XTAL2（ 18腳）接外部晶體的另一端。在單片機(jī)內(nèi)部，接至上述振蕩器的反相放大器的輸出端。采用外部振蕩器哈爾濱理工大學(xué)學(xué)士學(xué)位論文 18 時(shí)，對(duì) CHMOS單片機(jī)，該引腳懸浮。 （ 3） 控制或與其他電源復(fù)用引腳 RST/VPD、 ALE/PROG、 PSEN和 EA/VPP。 ST/VPD（ 9 腳）：當(dāng)振蕩器運(yùn)行時(shí)，在此引腳上出現(xiàn)兩個(gè)機(jī)器周期的高電平將使單片機(jī)復(fù)位。推薦在此引腳與 VSS 引腳接一個(gè)約 的 下拉電阻，與VCC引腳之間連接一個(gè)約 10uf的電容，以保證可靠地復(fù)位。 （ 4） VCC 掉電期間，此引腳可接上備用電源，以保持內(nèi)部 RAM 的數(shù)據(jù)不丟失。當(dāng) VCC主電源下掉到低于規(guī)定的電平，而 VPD在其規(guī)定的電壓范圍內(nèi)，VPD就向內(nèi)部 RAM 提供備用電源。 （ 5） ALE/PROG（ 30腳）：當(dāng)訪問(wèn)外部存儲(chǔ)器時(shí)， ALE（允許地址鎖存）的輸出用于鎖存地址的低位字節(jié)。即使不訪問(wèn)外部存儲(chǔ)器， ALE 端仍以不變的頻率周期性地出現(xiàn)正脈沖信號(hào)，此頻率為振蕩器頻率的 1/6。因此，它可用作對(duì)外輸出的時(shí)鐘，或用于定時(shí)目的。然而要注意的是， 每當(dāng)訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過(guò)一個(gè) ALE脈沖。 ALE 端可以驅(qū)動(dòng)（吸收或輸出電流） 8個(gè)LS 型的 TTL 輸入電路。對(duì)于 EPROM 型的單片機(jī)，在 EPROM 編程期間，此引腳用于輸入編程脈沖（ PROG）。 （ 6） RSEN（ 29 腳）：此腳的輸出是外部程序存儲(chǔ)器的讀寫(xiě)選通信號(hào)。在從外部程序存儲(chǔ)器取令（或常數(shù)）期間，每個(gè)機(jī)器周期兩次 PESN有效。但在此期間，每當(dāng)訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的 PSEN 信號(hào)將不出現(xiàn)，PSEN同樣可以驅(qū)動(dòng)（吸收或輸出） 8 個(gè) LS型的 TTL輸入。 （ 7） EA/VPP： 當(dāng) EA 端保持高電平時(shí)，訪問(wèn)內(nèi)部程序存儲(chǔ)器，但在 PC（程序計(jì)數(shù)器）值超過(guò) 0FFFH 時(shí)，將自動(dòng)轉(zhuǎn)向執(zhí)行外部程序存儲(chǔ)器內(nèi)的程序，當(dāng) EA保持低電平時(shí)，則只訪問(wèn)外部程序存儲(chǔ)器，不管是否有內(nèi)部程序存儲(chǔ)器，對(duì)于常用的 80C51來(lái)說(shuō)，無(wú)內(nèi)部程序存儲(chǔ)器，所以 EA腳必須常接地，這樣才能只選擇外部程序存儲(chǔ)器。對(duì)于 EPROM 型單片機(jī)，在 EPROM 編程期間，此引腳也用于施加 21 伏的編程電源（ VPP）。輸入 /輸出 I/O 引腳 P0、P P P3共 32 根。 a)P0 口（ 39 腳～ 32 腳）：是雙向 8 位三態(tài) I/O 口，外接存儲(chǔ)器時(shí)，與地址總線的 低 8 位及數(shù)據(jù)總線復(fù)用，能以吸收電流的方式驅(qū)動(dòng) 8 個(gè) LSTTL負(fù)載。 b)P1 口（ 1 腳～ 8 腳）：是 8 位準(zhǔn)雙向 I/O 口由于這種接口輸出沒(méi)有高阻狀態(tài)，輸入也不能瑣存，故不是 真正的 I/O口。門(mén)口能驅(qū)動(dòng)（吸收或輸出電流） 4個(gè) LSTTL 負(fù)載，對(duì) 805 8032， 引腳的第二功能為 T2定時(shí)/計(jì)數(shù)器的外部輸入， T2EX捕捉、重裝觸發(fā)，即 T2的外部控制端。對(duì) EPROM編程和程序驗(yàn)證時(shí)，它的接收低 8位地址。 c)P2口（ 21 腳～ 28腳）：是 8位準(zhǔn)雙向 I/O口。在訪問(wèn)外部存儲(chǔ)器時(shí)，它可以作為擴(kuò)展電 路高 8 位地址總線送出高 8 位地址，在對(duì) EPROM 編程和程序驗(yàn)證期間，它的接收高 8 位地址。 P2 可