【文章內(nèi)容簡介】 設計參數(shù)盡盡是氧化層的厚度。為了事Iout近似有零溫度系數(shù)，（34）式必須有： （35）使用μn=μ0（T/T0）3/2，（35）是經(jīng)過變換設計后，Vr可獲得對應溫度的變化量為： （36）這里T0=300K。因此，按照（35）式，103/K。在本文研究的電路設計中，Vr是小于M1的飽和電壓，所以，它出于三極管范圍。BGR電路的電阻取決于（36）式的條件。 電路描述（1）帶隙電壓基準源圖32 具有正溫度系數(shù)的帶隙電壓基準源電路自適應帶隙電壓基準源電路如圖32所示。其中，運放為低失調(diào)、高增益的折疊共源共柵運放；晶體管M1~M4為運算放大器和CMOSβ乘法器分別提供了偏置電壓Vg和電壓Vcp；運算放大器（OP），晶體管M5~M8和電阻R1~R4（電阻相等）組成反饋環(huán)以迫使電壓Ve1=Ve0。因此，得到一個結(jié)論，通過串聯(lián)電阻R3和R4的電流和發(fā)射極基極的電壓成比例，而通過R5的電流和兩個發(fā)射極基極電壓之差成比例。此電流的第一個成分有負的溫度系數(shù)，而電流的第二個成分有正的溫度系數(shù)。M5和M6（M7和M8）的漏電流是這些成分之和。應用Ve（Ve1）Ve2=VthlnN，總的電流為： （37）式中：Vth=KT/q是熱當量電壓；N是Q1與Q2發(fā)射極面積的比率。Ip是M9~M10鏡像源電流，并通過R6建立基準電壓Vr。為了得到（36）式，假設M7~M8和M9~M10有相同的結(jié)構(gòu)，那么隨溫度變化的Iout可由下式獲得： （38）式中：Rb=R1+R2。在（38）式中的通用項（1/R）（?R/?T）是電阻的溫度變化比率，由設計過程決定。圖32中，如果Ip太低，R1~R4應該選擇大電阻以避免Q1和Q2發(fā)射極基極電壓過載。因此，R1~R4應選擇合理的大小來綜合考慮面積和功耗問題。 (2)準CMOSβ乘法器本電路的示意圖如圖33所示。該電路運行類似于傳統(tǒng)的恒定跨導電路，這里源極電阻器由NMOS晶體管取代。如上所述，M1和M2合適的尺寸大小可使電流In獨立于MOS管的開啟電壓。對于M5和M7（M4和M6）使用長通道的折疊共源共柵（Cascode）運放裝置，實現(xiàn)了一個高兼容電流源。其用于BGR和標準CMOSβ乘法器電路中的運算放大器描述見文獻。其結(jié)構(gòu)適合于低電位輸入電壓，它也用于β乘法器OP1中。該電路的第一級由PMOS輸入折疊共源共柵運算放大器組成，第二級是輸出的共源共柵運算放大器。共源共柵運算放大器和Miller相比改進了電路寬帶。BGR電路由兩個穩(wěn)定的工作點：所要求的工作點和零條件無用的工作點。圖32中如果電路進入無用工作點，電壓Ve和V1將為0，Vbp達到Vdd[5]。其中Msn的柵極、源極和漏極分別連接到電壓Ve、Ve1和Vbp。結(jié)果是，由于啟動電壓Ve大于VeMsp打開，Vbp拉低，引起M6和M8打開。當BGR電路正常工作時，OP使Ve與Ve1相等。因此，穩(wěn)定狀態(tài)時，Msp關(guān)閉。PMOS晶體管Msp通過對圖33中M1（M2）的柵極注入電流幫助啟動準β乘法器的電路，并迫使Vp和Vm相等。圖33 準CMOSβ乘法器電路 仿真結(jié)果，設計時用了TT（典型模型），SS（慢慢），F(xiàn)F（快快），F(xiàn)S（快慢）和SF（慢快）5個不同的設計晶體管導通角度，以進行精確的仿真來得到設計變化的影響。在所有設計的導通角度中，電阻R1到R6考慮了177。30%的容差。表31總結(jié)了電壓Vdd=，溫度從20℃到+100℃變化時，對于標準和電阻177。30%的容差情況下所有設計管導通角的結(jié)果。表31 在導通角情況下，基準源與溫度關(guān)系的仿真結(jié)果導通角度?R/R=30%Rnam?R/R=+30%I0/μA?Imax/nAI0/μA?Imax/nAI0/μA?Imax/nASSTTFFFSSF表31中，I0是在T0=+40℃時的輸出電流；對于每個設計的導通角，?Imax是在溫度變化范圍內(nèi)輸出電流的最大變化值。由表31所見，對于電阻177。30%的變化，%；對于溫度從20℃到100℃變化，最壞情況下，%（FF，?R/R=30%）。如上所述，這種變化與設計的導通角氧化層厚度變化有關(guān)。，從TT到SS或FF，氧化層厚度變化是177。%。表32描述了再所有設計的導通角中，R1到R6具有正常值，對于不同溫度（20℃，+40℃，+100℃），DC仿真的結(jié)果。IV0是Vdd=；?IVmax是對于每個設計的導通角在電源電壓變化時輸出電流的最大變化值。在最壞情況下（SS，T=20℃），%。這種低電源電壓與輸出電流的關(guān)系是因為電路中使用了長通道折疊共源共柵運放的原因所致。表32 在導通角情況下，基準電流源與電源電壓關(guān)系的仿真結(jié)果導通角度T=20℃T=+40℃T=+100℃IV0/μA?IVmax/nAIV0/μA?IVmax/nAIV0/μA?IVmax/nASSTTFFFSSF表33 是用于本電路的兩類運算放大器的描述清單。這些運算放大器盡可能設計低電源模式以減少本電路的功耗。表33 基準電流源電路設計的運算放大器描述清單參數(shù)nMOSpMOSDC增益/dB96單位增益帶寬/MHz相位裕度113176。75176。功耗/μW90電壓/V 一種低溫漂低電源電壓調(diào)整率CMOS基準電流源 新型基準電流源理論與方案（1）產(chǎn)生負溫系數(shù)基準電壓和負溫系數(shù)電流的新方法在SMIC工藝模型下，帶隙基準電路產(chǎn)生的基準電壓隨溫度的變化如圖41中曲線a所示，其中，Tmin為基準電路最低工作溫度點，Tmax是基準電路最高工作溫度點，T1為基準電壓零溫漂點。圖34 負溫系數(shù)基準電壓和負溫系數(shù)電流產(chǎn)生通過對零溫漂點進行恰當設置，可獲得不同溫度系數(shù)的基準電壓。在一般帶隙基準電壓產(chǎn)生電路中，基準電壓溫度系數(shù)在室溫下為零，零溫漂點一般被設置在室溫處。為了獲得負溫度系數(shù)基準電壓，將零溫漂點T1設置在最高工作溫度點Tmax以上，如圖34中曲線a的實線部分所示。在工作溫度范圍內(nèi)，基準電壓隨溫度的升高而降低，因此，溫度系數(shù)為負溫系數(shù)。此時，不僅可以得到負溫度系數(shù)基準電壓，而且由于該基準電壓經(jīng)過一次溫度補償，在工作溫度范圍內(nèi)變化較小。圖34中，電壓電流轉(zhuǎn)換單元將前面產(chǎn)生的負溫度系數(shù)金準電壓Vref轉(zhuǎn)換為電流I2，如圖34中曲線b實線部分所示。OP2處于深度負反饋，Vref=VJ，因此VJ也是負溫度系數(shù)電壓。而I2=VJ/R3，忽略電阻溫度特性影響，則電流I2和基準電壓有相似負溫度系數(shù)特征。（2）基準電流源低溫漂特性獲取方案提出的新型基準電流源拓撲如圖35所示?；鶞孰娏髟吹蜏仄匦詫⒂烧郎囟认禂?shù)電流和負溫度系數(shù)電流經(jīng)過一階溫度補償后獲得，其中，正溫度系數(shù)電流是由帶隙基準單元產(chǎn)生的PTAT電流，負溫度系數(shù)電流則基于3. 。圖35 新型基準電流源設計的帶隙基準電壓源見圖35的第二部分。其中，Q1 、Q2發(fā)射結(jié)面積均為Q Q4和Q5發(fā)射結(jié)面積的n倍。根據(jù)帶隙基準電路工作原理，有 （39） （310）式中，I1是帶隙基準電路產(chǎn)生的PTAT電流，隨溫度增大而線性增大，V ref是帶隙基準電路產(chǎn)生的基準電壓。本章的基準電流電路應用溫度范圍為40~85℃。為了獲取負溫系數(shù)基準電流，零溫漂點設在最高工作溫度點T=85℃，即： （311）將（310）式代入（311）式，可得（R2/R1）ln N=。負溫系數(shù)基準電壓通過電壓電流轉(zhuǎn)換，可得負溫系數(shù)電流I2。將I2與正溫系數(shù)PTAT電流I1經(jīng)電流求和單元相加，得到基準電流Iref： （312）（312）式中，II4分別是II2的鏡像電流，k1為M10與M7寬度之比，k2為M11與M8寬度之比。圖36正溫系數(shù)電流和負溫系數(shù)電流補償原理I1和I2補償過程如圖36所示。I1和I2只進行一階溫度補償，所以按一級近似，可用一條直線AB線性處理負溫系數(shù)電流I2。作一條與AB平行的直線CD，與I2的曲線相切于E點。經(jīng)補償后，該點的斜率為零，因此，E點對應的溫度T2為基準電流零溫漂點。設，則 （313）由（313）式可知，當k1/k2=m2/m1時，基準電流源在T2處溫度系數(shù)為0。（3）電源電壓調(diào)整率優(yōu)化方式與實現(xiàn)為了降低電源電壓調(diào)整率，利用PMOSFET源柵電壓VSG。與閾值電壓Vthp的電源電壓變化率相消。在圖35電流求和電路中，M12和M13工作在深線性區(qū)，柵端接地，源端和襯底短接，以避免襯偏效應。其工作原理如下，流過M14的電流等于Iref，而Iref電源電壓調(diào)整率由VSG14和Vthp14的電源電壓變化率決定，M14的VSG14和V thp14在該處電源電壓變化率必須相互抵消。設M14的源端為P點，對于M14，有： （314）令，則 （315）因 （316）且則對（316）式求導可得Vthp14電源電壓變化率 （317）其中 （318） （319）將（315）式與（317）代入（314）式中，有 （320）由（320）式知，電源電壓調(diào)整率為零的條件是 （321）將（318）式與（319）式代入（320）式，得 （322）式中，（W/L）012,，基準電流源電源電壓調(diào)整率為零時，M12和M13的寬長比。（319）式與（318）式表明，當（W/L） 12, 13增大時，a增大；且（317）式指出，Vthp電源電壓變化率隨著a的增大而增大，但VSG電源電壓變化率保持不變，因此，當（W/L）12,13（W/L）012,13時，Vthp14電源電壓變化率大于V SG1電源電壓變化率，繼而由（314）式得出，此時基準電流源的電源電壓調(diào)整率小于零；同理，當（W/L）12,13（w/L）012,13 時，基準電流源的電源電壓調(diào)整率大于零。經(jīng)上述分析可知，VSG14電源電壓變化率與M12,13等效電阻ro12,13無關(guān)；Vthp14電源電壓變化率與ro12,13有關(guān)。因此通過調(diào)節(jié)（W/L）12,13，可改變ro12,13，從而改變Vthp14的電源電壓變化率，是的VSG14和Vthp14電源電壓變化率相消，最終，電流源的電源電壓調(diào)整率顯著下降。 仿真驗證及結(jié)果分析，在40~85℃工作溫度范圍，~，通過Cadence Hspice模擬仿真，分別獲得了基準電流源的溫度特性曲線和電源電壓特性曲線。圖37基準電流隨溫度的變化基準電流隨溫度的變化如圖37所示。常溫下，℃處，在整個工作溫度范圍內(nèi)，℃。圖38 基準電流隨電源電壓變化曲線，通過調(diào)節(jié)M12和M13的寬長比，可以改善基準電流的電源電壓調(diào)整率。圖38（a）描述了M12和M13寬長比取不同值時，基準電流隨電源電壓的變化。，當W12,13 ，曲線斜率小于零，即電源電壓調(diào)整率小于零；當W12,13 ，曲線斜率大于零，即電源電壓調(diào)整率大于零；當W12,13 =，曲線斜率近似等于零，即電源電壓調(diào)整率近似等于零。當W12,13 =。，曲線斜率為零，即電源電壓調(diào)整率為零，；， ppm/V。 本章小結(jié)低電壓高精度的CMOS基準電流源電路，為ADC和DAC電路設計提供了穩(wěn)定的偏置。~3V的低電壓電源，遠低于最新基準電壓源電路要求的3~5V電壓；。本電路的輸出電流僅與氧化層厚度有關(guān)，而對于環(huán)境溫度和電源電壓變化較大的場合，本電路電流仍然穩(wěn)定。低溫低電源電壓調(diào)整率CMOS基準電流源，通過開發(fā)對帶隙單元溫度補償點設置來產(chǎn)生負溫系數(shù)基準電壓，進而獲得負溫系數(shù)電流的新方法，和采用使柵源電壓VSG與閾值電壓Vthp的電源電壓變化率相消，以降低電源電壓調(diào)整率的新方法，獲得了一種新的基準電流源設計方案。模擬驗證表明，℃，低于同類基準電流源的相應指標。該新方案己應用于10位100 MSPS A/D轉(zhuǎn)換器的開發(fā)設計，并可望應用于對溫度特性和電源電壓調(diào)整率有嚴格要求的模擬/混合系統(tǒng)研究中。第4章 一種應用于DAC中的帶隙基準源的設計 DAC模數(shù)轉(zhuǎn)換器的原理DAC是數(shù)模轉(zhuǎn)換器的簡稱，它是將數(shù)字信號轉(zhuǎn)換為相應的模擬信號的裝置，是數(shù)字世界和模擬世界的橋梁，是電子的數(shù)字領(lǐng)域和現(xiàn)實的模擬世界相連接的關(guān)鍵。隨著通信、多媒體技術(shù)和圖像處理技術(shù)的快速發(fā)展，數(shù)模轉(zhuǎn)換器被廣泛應用于信號采集和處理、數(shù)字通信、自動控制和多媒體技術(shù)等領(lǐng)域，特別是對于國防建設具有不可估量的作用。DAC的基本構(gòu)成如圖41所示，它由二進制數(shù)碼元開關(guān)、基準電壓源、加權(quán)網(wǎng)絡和輸出放大器構(gòu)成。當DAC的輸入是N位的并行二進制碼時，加權(quán)網(wǎng)絡結(jié)合二進制數(shù)碼元開關(guān)對基準電壓作用，二進制輸入信號被轉(zhuǎn)換成等價的電壓信號，再通過輸出放大器將此信號變?yōu)楸蝗訒r數(shù)值不受影響的電壓信號。圖41 DAC的結(jié)構(gòu)框圖輸出電壓VOUT可以表示為： （41）其中，K為比例因子，VREF為模擬參考電壓，D為輸入數(shù)字信號： （42）bn的值由數(shù)字對應位的邏輯電平來決定為0或者1。式（4