怎樣利用dvi實現(xiàn)雙屏幕超寬圖像顯示(編輯修改稿)
2025-07-20 16:52 本頁面
【文章內(nèi)容簡介】 8191個時鐘周期。在DE為高期間，控制信號將保持；而DE為低時，角素數(shù)據(jù)被忽略。在TMDS每線對傳輸?shù)拇行盘柛袷綖槊總€時鐘周期傳送10bit，其中有效數(shù)據(jù)荷載為8bit，剩下兩位分別為編碼模式位和直流均衡位。DVI規(guī)范規(guī)定的數(shù)字圖像分辨率范圍如圖2。對于75Hz的CRT來說，單連接最大為SXGA 12801024，雙連接最大為QXGA 20481536。所以單連接選擇1024768比較合適。但是單連接對于60Hz的LCD顯示來說，最大上限為UXGA16001200、時鐘最大上限為165MHz。色彩深度限制：因為DVI的圖像傳輸默認為24bit，要得到更豐富的色彩，必須使用另一通道來擴展。因此在雙通道應用色彩深度自然限制在24bit，控制數(shù)據(jù)為6bit。3 圖像拼接無論是對單連接或雙連接，象素的顯示次序都只考慮逐行顯示的計算機通用顯示器，按奇偶象素進行間隔發(fā)送。奇偶按每行內(nèi)的相鄰角素來分。對雙連接為link0發(fā)送奇象素，link1發(fā)送偶象素；對單連接主要是收發(fā)芯片上采用兩套象不比數(shù)據(jù)接口，即：ODD RGB、EVEN RGB。要驅(qū)動兩個顯示器，必須實現(xiàn)兩對HSYNC、VSYNC控制信號，對雙連接和單連接均有這個總是。雖然DVI標準中控制信號CTL1以后的信號現(xiàn)在都是保留的，乍一看，似乎可以符合應用，將一對控制信號CTLn和CTLn+1復用到HSYNC、VSYNC兩個控制信號上就可以了。但實際上，這樣必須拆解DVI標準的口收發(fā)芯片，而且其時鐘很高，很難用可編程器件來實現(xiàn)。因此在復用HSYNC、VSYNC兩個控制信號的復用選擇級別上，如果選擇在TMDS傳輸線對上，雖然有硬件實現(xiàn)邏輯簡單的優(yōu)點，但卻既找不到現(xiàn)在的芯片，又無法實現(xiàn)熱拔識別功能。經(jīng)
公司管理相關推薦
鄂ICP備17016276號-1