【文章內(nèi)容簡介】 傳來的負信號，所以在前端加一個非門，把信號變?yōu)檎摹?232 串口送來的電壓信號 +5v～ +15v 時 1； 5v～ 15v 時為 0。當電壓信號為 +5～ +15 時， VCC 經(jīng)過二極管將電壓鉗制在高于 VCC+，當電壓信號為 5～ 15 時， GND 通過二極管將電壓鉗制在 ，從而送給單片機高低電平信號，如下圖 34所示 圖 3— 4 電平轉(zhuǎn)換電路 控制或與其它電源復用引腳 （ 1）復位 單片機的復位都是靠外部電路實現(xiàn)的，在 振蕩器運行的情況下，要實現(xiàn)復位，必須使 RST 引腳保持 2個機器周期的高電平。復位電路的核心就是必須保證 RST 引腳上出現(xiàn) 10ms 以上穩(wěn)定的高電平，這樣就能實現(xiàn)可靠的復位。推薦在此引腳與 Vss引腳之間連接一個約 ，與 Vcc 引腳之間連接一個約 10ｕ F 的電容，以保證可靠的復位。復位操作使 P P P3 口都為 1，這種操作可以達到異步目的，雖然振蕩器還沒有開始工作。設(shè)計中選用上電復位。如下圖 35 所示： 10 11U 1E74L S 04R1 D1D2C Z 31V C CGNDR X D12 13U 1F74 L S04R2C1V C CGNDC Z 33R ST 16 圖 3— 5 復位電路 （ 2） ALE 當訪問外部存儲器時， ALE 的輸出把地址的低字 節(jié)鎖存到外部鎖存器。即使不訪問外部存儲器， ALE 端仍以不變的頻率（振蕩器頻率的 1/6）周期性的發(fā)出正脈沖信號，因此，它可以用作對外輸出的時鐘，或用于定時目的。然而要注意的是，每當訪問外部數(shù)據(jù)存儲器時，將跳過一個 ALE 脈沖。 ALE 端可以驅(qū)動（吸收或輸出電流）八個 LSTTL 邏輯電路的輸入端，它沒有外部上拉可以驅(qū)動 CMOS 輸入端。 （ 3） PSEN PSEN 是外部存儲器讀選通信號輸出端，在從外部程序存儲器取指令期間，PSEN 在每個機器周期內(nèi)兩次有效，但在此期間，每當訪問外部數(shù)據(jù)存儲器時，這兩次有效的 PSEN 信號將不出現(xiàn)。在從內(nèi)部程序存儲器取指令時 PSEN 不工作。 PSEN可以驅(qū)動（吸收或輸出電流）八個 LSTTL 邏輯電路的輸入端，它沒有外部上拉可以驅(qū)動 CMOS 輸入端。 （ 4） EA 當 EA保持高電平時， cpu 訪問內(nèi) 部程序存儲器，但在 PC（程序計數(shù)器）值超過 0FFFH（ 8031）或 1FFFH（ 8052）時，將自動轉(zhuǎn)向執(zhí)行外部程序存儲器內(nèi)的程序。 當 EA保持低電平時， cpu 只訪問外部程序存儲器，不管是否有內(nèi)部程序存儲器。 EA必須不能懸空 外接晶體引腳 XTAL1 和 XTAL2 XTAL1 接外部晶體的一個引腳。在單片機內(nèi)部，他是一個反相放大器構(gòu)成的振蕩電路的輸入端，這個放大器構(gòu)成了片內(nèi)振蕩器。當外部振蕩器工作時，此引腳作為驅(qū)動端接收外部 振蕩器信號。 XTAL2 接外部晶體的另一端。在單片機內(nèi)部，他是一個反相放大器構(gòu)成的振蕩電路的輸出端，當外部振蕩器工作時，此引腳應(yīng)懸空。 (五 )、待機和掉電方式處理 17 圖 3— 6 介紹了內(nèi)部待機和掉電方式時鐘結(jié)構(gòu)，圖表明，掉電方式使振蕩器停止工作，待機方式語序中斷、串行口、定時器在 cpu 的時鐘關(guān)閉時，繼續(xù)執(zhí)行其功能。這些特殊方式被經(jīng)過特殊功能寄存器軟件 PCON（電源控制）所激活，它的硬件地址是 87H， PCON 沒有位尋址功能。 圖 3— 6 待機和掉電方式硬件圖 PCON：電源控制寄存器 (MSB) (LSB) 本設(shè)計中并沒有應(yīng)用到待機方式和掉電方式，所以這里不做詳細說明了，而且電源控制寄存器的后幾個標志符也就沒有發(fā)揮其作用，但系統(tǒng)應(yīng)用到了串行口方式，所以 SMOD 標志符保留其功能。 表 3— 1 電源控制寄存器功能表 標志符 位置 名稱及功能 SMOD 雙波特率選擇位， SMOD=1，在串行口方式 1， 2， 3情況下波特率提高一倍 一 無定義 一 無定義 一 無定義 GF1 通用標志位 GF0 通用標志位 PD 掉電方式位 ,設(shè)置該位來激活掉電方式工作 IDL 待機方式位 ,設(shè)置該位來激活待機方式工作 SMOD GF1 GF0 PD IDL 18 如果將 PD 和 IDL 同時置 1，先進入掉電方式。單片機復位時， PCON 的狀態(tài)為（ 000x0000） 時鐘停止方式 靜態(tài)標志， TSC80C31/80C51 時鐘速度能減少到 0MHz 而不丟失存儲器和寄存器中的任何數(shù)據(jù)，這種方式允許按步使用，而且允許通過將時鐘頻率降低到任意值來減少系統(tǒng)能量消耗。在 0MHz，能量 消耗和在掉電方式下是相同的 （六）、振蕩器特點 一個用于構(gòu)成振蕩器的反相放大器，引腳 XTAL1 和 XTAL2 分別是放大器的輸入端，如圖 37 所示，使用石英晶體或陶瓷諧振器。 圖 3— 7 石英晶體振蕩器 采用外部時鐘方式，外部信號接至 XTAL1，而 XTAL2 可處于不接狀態(tài)如圖 6所示，外部振蕩信號通過一個 2 分頻的觸發(fā)器而成為內(nèi)部時鐘信號，對外部信號的占空比沒有什么要求，但在具體的數(shù)據(jù)菜單上高電平持續(xù)時間和低電平持續(xù)時間必須注意。 圖 3— 8 外部振蕩信號結(jié) 構(gòu)圖 這里我們選擇內(nèi)部時鐘方式， 12MHz 的晶體振蕩器 如圖 37[2][9] 二、 外部程序存儲器的擴展原理 單片機擴展外部程序存儲器的硬件電路如圖 39 所示： 19 圖 3— 9 MCS51 單片機程序存儲器的擴展 單片機訪問外部程序存儲器所使用的控制信號有： ALE：低 8位地址鎖存控制； PSEN ：外部程序存儲器“讀取”控制。 在外部存儲器取指期間， P0 口和 P2 口的 16 跟 I/O 線輸出地址碼，其中 P0口作為 分時復用地址 /數(shù)據(jù)總線，它送出程序計數(shù)器中的低 8 位地址，由 ALE 信號選通進入地址鎖存器，然后變成浮置狀態(tài)等待從程序存儲器讀出指令碼，而 P2 口輸出的程序計數(shù)器中的高 8 位地址保持不變。最后 PSEN 作為選通 EPROM/EEPROM 的信號，將指令碼讀入單片機。 根據(jù)設(shè)計要求選用 27512 EPROM， 27512 是 64K*8 的紫外線擦除、電可編程只讀存儲器，單一 +5V 供電，工作電流最大 125mA，維持電流 40mA，讀出時間最大為250ns。 27512 為 28線雙列直插式封裝，其管 腳配置如下圖 310 所示： 20 圖 310 27512 引腳圖 各管腳含義如下： A0~A15 為地址線； O0~O7 為數(shù)據(jù)輸出線； CE 為片選線， OE /Vpp 是數(shù)據(jù)輸出選通 /編程電源。 [1] [2] [3] 三、地址鎖存器 由于單片機的 P0 口是分時復用的地址 /數(shù)據(jù)總線，因此在進行程序存儲器擴展時，必須利用地址所存器將地址信號從地址 /數(shù)據(jù)總線中分離開來。 通常， 地址鎖存器可使用帶三態(tài)緩沖輸出的 8D 鎖存器 74LS373 或 8282，也可以使用清除端的 8D鎖存器 74LS273，地址鎖存信號為 ALE。 在這里我們選用 74LS373，它是透明的帶有三態(tài)門的八 D 鎖存器，管腳配置圖如 311所示： 圖 311 74LS373引腳圖 當三態(tài)門的使能信號線 OE 為低電平時，三態(tài)門處于導通狀態(tài)，允許 1Q~8Q 輸出到 21 OUT1~8， 當 OE 端為高電平時，輸出三態(tài)門斷開 ，輸出線 OUT1~8， 處于浮空狀態(tài)。 G 稱為數(shù)據(jù)打入線，當 74LS373 用作地址鎖存器時，首先應(yīng)使三態(tài)門的使能信號 OE 為低電平，這時，當 G 輸入端為高電平時，鎖存器輸出狀態(tài)和輸入狀態(tài)相同；當 G 端從高電平返回到低電平時，輸入端的數(shù)據(jù)鎖入的 8位鎖存器中。當用 74LS373 作為地址鎖存器時，它們的鎖存控制端 G 和 STB 可直接與單片機的鎖存控制信號端 ALE 相連，在 ALE 下降沿進行地址鎖存。 四、外部數(shù)據(jù)存儲器的擴展原理 單片機擴展外部 RAM 的電路原理如圖 3— 12 所示： 圖 3— 12 擴展外部 RAM 電路原理圖 從圖可以看出：數(shù)據(jù)存儲器只使用 WR 、 RD 控制線而不用 PSEN 。正因為如此，數(shù)據(jù)存儲器與程序存儲器地址可完全重疊，均為 0000H~FFFFH，但數(shù)據(jù)存儲器與 I/O 口及外圍設(shè)備是統(tǒng)一編址的，即任何擴展的 I/O 以及外圍設(shè)備均占用數(shù)據(jù)存儲器地址。在圖中， P0 口為 RAM 的復用地址 /數(shù)據(jù)線， P2 口的三根線用于對 RAM 進行 頁面址。在對外部 RAM 讀 /寫期間， CPU 產(chǎn)生 RD / WR 信號。 本設(shè)計選用 62256靜態(tài) RAM，它是 32K*8位的靜態(tài)隨機存儲器芯片，它采用 CMOS工藝制造，單一 +5V 供電，額定功耗 200mW，典型存取時間 200ns。為 28 線雙列直插式封裝，其管腳配置如圖 313 所示， 22 圖 313 62256 引腳圖 各引腳定義如下： A0~A14 為片內(nèi) 15 位地址線； I/O0~IO7 為雙向數(shù)據(jù)線， CE 為片選信號線； OE為讀允許信號線； WE 為寫信號線。在設(shè)計中，它的取址范圍是 0000H～ 7FFFH。 第三節(jié) 數(shù)據(jù)輸出電路 以 24 區(qū)中的一區(qū)為例，向移位寄存器內(nèi)輸入數(shù)據(jù)的總體思想是通過 3 片 74LS273 鎖存不同地址的數(shù)據(jù)。由 74LS138 譯碼器進行片選，逐個選通 74LS273 鎖存器，達到向寄存器輸入 24 位數(shù)據(jù)的 目的。 由于 74LS273 是帶清除端 CLR 的八 D 觸發(fā)器，只有當清除端為高電平時才具有鎖存功能，所以將鎖存器 74LS273 的 CLR 引腳分別接高電平，使其保持具有鎖存功能。因為 74LS273 的 CLK 引腳是鎖存的控制端，在上升沿鎖存，所以使用 74LS138譯碼器通過輸出端高低電平的變化控制 CLK 的電平的上升、下降，達到控制鎖存的目的。 地址輸入端由 A1 A1 A13 控制， 74LS138 有 3 個附加的控制端 S S2 、和 S3 ，當 S1= S2 +S3 =0 時， Gs 輸出為高電平（ S=1），譯碼器處于工作狀態(tài)，否則，譯碼器被禁止，所有的輸出端被封鎖在高電平，故將 S2 ， S3 接地， S1 接 VCC，其功能表如下： 表 3— 2 3 線 — 8線譯碼器 74LS138 的功能表 23 在選片上我們的具體做法是：將 74LS138 譯碼器的三個輸出端（這里我們只對三個 74LS273 芯片進行片選，所以可以是任意三個輸出端，我們選用 Y4 Y5 Y6 ）分別接到三個或門的輸入端，或門的另一端接低電平信號，我們這里接 WR 。從上表可以知道， 3— 8譯碼器沒有選通是輸出端全都是 1，所以經(jīng)過或門后 273 鎖存器不工作，當 3— 8 譯碼器輸入 100 時， Y4 為 0，其他端為 1，經(jīng)過或門變?yōu)榈碗娖疆a(chǎn)生一個下降沿，在將 3— 8 譯碼器輸入 111，使 Y4 為 1，經(jīng)過或門變?yōu)楦唠娖疆a(chǎn)生一個上升沿，故第一片 273 鎖存器鎖存 8位數(shù)據(jù)；當 3— 8 譯碼器輸入 101 時， Y5 為 0，其他端為 1，對于 Y5 來說產(chǎn)生了一個下降沿，將 3— 8 譯碼器輸入 111時， Y5 為 1，經(jīng)過或門產(chǎn)生了一個上升 沿，第二片 273 鎖存器鎖存 8 位數(shù)據(jù)；依次類推，當 3— 8 譯碼器先后輸入 110 和 111 后， Y6 端產(chǎn)生一個上升沿，第三片23 鎖存器鎖存 8 位數(shù)據(jù)。 譯碼器的地址輸入端與 P2 P2 P25 相連，取值分別為 100、 10 110 所以他的地址范圍是 8000H~8FFFH、 A000H~AFFFH、 C000H~CFFFH。 因為每一位數(shù)據(jù)信號通過移位寄存器要控制發(fā)光二極管的亮滅，單憑芯片的驅(qū)動能力是遠遠不夠的，所以，我們在鎖存器的每一個輸出端連接一個 74F07OC 門，它是 6位驅(qū)動 器，為 LED 提供一定的驅(qū)動電流。 OC 門又稱為集電極開路的門電路，輸入 輸出 S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 * 1 1 1 1 1 1 1 1 * 1 0 0 0 0 0 0 0 0 * * 0 0 0 0 1 1 1 1 * * 0 0 1 1 0 0 1 1 * * 0 1 0 1 0 1 0 1 1 1 0 1 1 1 1 1 1 1