【文章內(nèi)容簡(jiǎn)介】 錯(cuò)校驗(yàn)等功能。3）應(yīng)用層將指定的數(shù)據(jù)文件通過認(rèn)知無(wú)線電終端傳送到另一臺(tái)上位機(jī)中以及通過認(rèn)知無(wú)線電終端將數(shù)據(jù)文件再傳回來的過程。 認(rèn)知無(wú)線電實(shí)驗(yàn)系統(tǒng)參數(shù)實(shí)驗(yàn)平臺(tái)的中頻模擬信號(hào)的中心頻率是36MHz，采用帶通采樣。為了保證實(shí)驗(yàn)系統(tǒng)能夠?qū)φJ(rèn)知無(wú)線電技術(shù)作一些簡(jiǎn)單的驗(yàn)證，本課題設(shè)計(jì)的主要技術(shù)指標(biāo)如下： 表 21 實(shí)驗(yàn)系統(tǒng)主要技術(shù)指標(biāo)項(xiàng)目指標(biāo)（室內(nèi)）指標(biāo)（室外）頻段614734MHz614734MHz雙工方式FDDFDD實(shí)驗(yàn)系統(tǒng)覆蓋區(qū)域半徑150m600m可容忍的時(shí)延擴(kuò)展的統(tǒng)計(jì)平均值保護(hù)間隔的持續(xù)期10OFDM符號(hào)的有效持續(xù)期（插入CP前）10us40OFDM符號(hào)的持續(xù)期（插CP后）＝10us＋50子載波頻率間隔1/10us=100kHz1/40=25kHz信道帶寬 MHzFFT點(diǎn)數(shù)（N） M/100k=64CP點(diǎn)數(shù)G1664OFDM符號(hào)總點(diǎn)數(shù)80320總子載波個(gè)數(shù)64（約為52）208導(dǎo)頻子載波個(gè)數(shù)832可用子載波個(gè)數(shù)44176OFDM符號(hào)的速率1/=80kBauds1/50=20kBauds總的數(shù)據(jù)符號(hào)的速率441/=總的符號(hào)速率（加入導(dǎo)頻）521/=映射方式QPSKQPSK比特速率2＝發(fā)送階段：1)基帶處理模塊輸出，數(shù)字復(fù)基帶信號(hào)，（兆樣點(diǎn)每秒），實(shí)部、虛部位寬均為14bits。2)數(shù)字上變頻輸出，數(shù)字實(shí)信號(hào)。3)模擬中頻輸出，中心頻率為36MHz。4)射頻捷變頻模塊輸出，頻率范圍為614MHz～734MHz。接收階段：5)高頻頭模塊輸入，信號(hào)頻率范圍為614MHz～734MHz。6)高頻頭輸出（模擬中頻模塊輸入），中頻模擬信號(hào)，中心頻率36MHz。7)模擬中頻模塊輸出（ADC輸入），中頻模擬信號(hào)，中心頻率36MHz。8)數(shù)字下變頻輸入（ADC輸出），數(shù)字實(shí)信號(hào)，位寬為12bits。9)數(shù)字下變頻輸出（基帶處理單元輸入），數(shù)字復(fù)信號(hào)，實(shí)部、虛部位寬均為12bits。 本章小結(jié)本章首先介紹了認(rèn)知無(wú)線電實(shí)驗(yàn)系統(tǒng)的設(shè)計(jì)目標(biāo)，然后給出了該實(shí)驗(yàn)系統(tǒng)的總體結(jié)構(gòu)，最后介紹了認(rèn)知無(wú)線電實(shí)驗(yàn)系統(tǒng)的數(shù)據(jù)處理流程和主要技術(shù)指標(biāo)。3 認(rèn)知無(wú)線電實(shí)驗(yàn)終端中頻和基帶模塊的軟件設(shè)計(jì)本課題要求建立一個(gè)通用的認(rèn)知無(wú)線電實(shí)驗(yàn)平臺(tái)，在此平臺(tái)上進(jìn)行一系列CR相關(guān)理論的研究。為了保證此實(shí)驗(yàn)平臺(tái)的通用性，項(xiàng)目組利用軟件無(wú)線電的思想對(duì)其進(jìn)行設(shè)計(jì)，這樣就可以在不改變硬件結(jié)構(gòu)的情況下，利用軟件編程實(shí)現(xiàn)不同的理論成果及相關(guān)算法?；谲浖o(wú)線電的思想，項(xiàng)目組認(rèn)知無(wú)線電實(shí)驗(yàn)終端的軟件設(shè)計(jì)包括：1）利用外處理器（DSP）通過軟件編程對(duì)終端的中頻器件如AD985GC1012B等進(jìn)行初始化配置，能夠根據(jù)不同需要即時(shí)改變相應(yīng)參數(shù)，使這些中頻器件按設(shè)計(jì)要求工作。2）認(rèn)知無(wú)線電實(shí)驗(yàn)終端基帶采用的是DSP+FPGA的設(shè)計(jì)，F(xiàn)PGA和DSP都承擔(dān)著基帶算法任務(wù)，因此必須要合理設(shè)計(jì)各算法模塊的接口，才能保證數(shù)據(jù)的正確傳輸。3）認(rèn)知無(wú)線電實(shí)驗(yàn)終端所使用的TMS320C6000系列DSP不僅運(yùn)算速度高，而且片內(nèi)集成了許多外圍設(shè)備，支持多種工業(yè)標(biāo)準(zhǔn)的接口協(xié)議，能夠提供高帶寬的數(shù)據(jù)I/O。在DSP初始化時(shí)必須要根據(jù)設(shè)計(jì)需要對(duì)使用到的片內(nèi)外設(shè)進(jìn)行配置，以使其按照設(shè)計(jì)要求工作。本章將對(duì)認(rèn)知無(wú)線電實(shí)驗(yàn)終端中頻和基帶模塊的軟件設(shè)計(jì)作詳細(xì)介紹。 中頻器件的配置 發(fā)送模塊中頻器件的配置發(fā)送模塊基帶和中頻的數(shù)據(jù)流如圖 31所示，發(fā)送DSP要完成對(duì)上位機(jī)傳來的數(shù)據(jù)的調(diào)制，還要配置AD9857并進(jìn)行中頻增益的控制。上位機(jī)將數(shù)據(jù)通過ARM子板經(jīng)過HPI接口傳給發(fā)送DSP，在DSP中對(duì)比特信息進(jìn)行位組合，然后通過EMIFB口送入到FPGA的編碼模塊對(duì)數(shù)據(jù)進(jìn)行信道編碼，然后再通過EMIFB口讀回DSP，對(duì)數(shù)據(jù)進(jìn)行QPSK或QAM星座映射，OFDM調(diào)制，插入導(dǎo)頻，最后對(duì)數(shù)據(jù)進(jìn)行峰均比抑制處理，并將數(shù)據(jù)通過EMIFB口經(jīng)FPGA中的FIFO緩存后送入到AD9857上變頻和D/A處理。下面對(duì)AD9857作簡(jiǎn)單介紹：圖 31 發(fā)送模塊基帶和中頻結(jié)構(gòu)圖1） AD9857簡(jiǎn)介AD9857是AD公司采用多項(xiàng)先進(jìn)的數(shù)字技術(shù)生產(chǎn)的具有高集成度的高性能正交數(shù)字上變頻器，它內(nèi)部集成了直接數(shù)字頻率合成器（DDS）、正交數(shù)字上變頻器、倍頻電路、多種數(shù)字濾波器、14位數(shù)模轉(zhuǎn)換器以及調(diào)制和控制電路，使其能夠在單片上完成單頻輸出、頻率調(diào)制、相位調(diào)制、幅度調(diào)制以及IQ正交調(diào)制等多種功能，廣泛應(yīng)用于通信和雷達(dá)領(lǐng)域。AD9857的接口設(shè)計(jì)主要涉及到兩部分，一部分是并行口，完成I、Q數(shù)據(jù)的輸入，另一部分是串行口，完成AD9857芯片的一些控制設(shè)置和頻率控制字加載。AD9857有三種工作模式：正交調(diào)制模式（默認(rèn)）、單頻輸出模式和插值DAC模式。三種模式的選擇是通過對(duì)控制寄存器的編程來實(shí)現(xiàn)的，而這些編程是通過串口完成。下面對(duì)AD9857的三種工作模式做簡(jiǎn)單介紹：（1） 正交調(diào)制模式在正交調(diào)制模式下，I和Q數(shù)據(jù)路徑都是可用的。PDCLK/FUD引腳作為并行數(shù)據(jù)時(shí)鐘輸出，提供AD9857的輸入的同步信號(hào)，輸入數(shù)據(jù)必須與PDCLK的上升沿同步。一個(gè)I數(shù)據(jù)和一個(gè)Q數(shù)據(jù)組成一個(gè)內(nèi)部數(shù)據(jù)組，它們?cè)趦?nèi)部數(shù)據(jù)路徑上是并行傳輸?shù)?。DDS模塊提供一個(gè)局部正交（SIN和COS）本振信號(hào)給正交調(diào)制器，在這里，I和Q數(shù)據(jù)與不同相位的載波相乘再相加（減），產(chǎn)生一個(gè)正交調(diào)制數(shù)據(jù)流。這些都是在數(shù)字域內(nèi)發(fā)生的，而且只有數(shù)字的數(shù)據(jù)流允許加到14位DAC，最后產(chǎn)生正交調(diào)制模擬信號(hào)。（2） 單頻輸出模式在單頻輸出模式下，PDCLK/FUD腳是輸入腳，并作為FUD（頻率更新）控制信號(hào)。在該模式下，DDS的余弦部分作為信號(hào)源，輸出信號(hào)由單一頻率組成，這個(gè)頻率是由每個(gè)幀中適當(dāng)?shù)目刂萍拇嫫鲀?chǔ)存的頻率調(diào)節(jié)字決定。在該模式下沒有14位并行數(shù)據(jù)提供給AD9857，內(nèi)部DDS核心依據(jù)頻率調(diào)制字產(chǎn)生一個(gè)單頻信號(hào)。然后單頻信號(hào)輸出，提供給反SINC濾波器和輸出幅度控制器，最后，數(shù)字單頻信號(hào)通過14位DAC轉(zhuǎn)化成模擬信號(hào)。（3） 插值DAC模式在插值DAC模式下，DDS和調(diào)制器都不可用，而且只有I路數(shù)據(jù)路徑是激活的。與正交調(diào)制模式一致的是PDCLK腳為輸出腳，并作為AD9857輸入數(shù)據(jù)的同步時(shí)鐘。不同的是PDCLK按I路數(shù)據(jù)的頻率工作。這是因?yàn)橄鄬?duì)于正交調(diào)制模式時(shí)的交叉I/Q形式，在該模式下只有I路數(shù)據(jù)送往并口。在插值DAC模式下，并口提供數(shù)據(jù)輸出依然是基帶數(shù)據(jù)，沒有經(jīng)過調(diào)制。對(duì)信號(hào)進(jìn)行過采樣操作并保持原始信號(hào)的頻譜不變時(shí)，使用該模式。2） AD9857的配置DSP通過多通道緩沖串口（Multichannel Buffered Serial Port,McBSP）與AD9857的串口以SPI模式接口如圖 32所示，對(duì)AD9857進(jìn)行配置。C6000系列DSP的McBSP基本功能包括全雙工串行通信；雙緩沖數(shù)據(jù)寄存器，允許連續(xù)數(shù)據(jù)流；收發(fā)獨(dú)立的幀同步和時(shí)鐘信號(hào)；數(shù)據(jù)傳輸可以利用外部時(shí)鐘或片內(nèi)的可編程時(shí)鐘等。McBSP支持多種方式的接口模式，其中就包括SPI模式。SPI是Series Protocol Interface的縮寫，這是一個(gè)四根信號(hào)線的串行接口協(xié)議，包括主/從兩種模式。DSP通過McBSP與AD9857的接口對(duì)其進(jìn)行配置時(shí)，McBSP作為SPI主設(shè)備，AD9857作為從設(shè)備。如圖 32CLKX為時(shí)鐘信號(hào)，F(xiàn)SX為從設(shè)備使能信號(hào)，DX和DR分別為數(shù)據(jù)輸出和輸入信號(hào)。圖 32 DSP配置AD9857在實(shí)驗(yàn)系統(tǒng)中，除了在調(diào)試階段采用過單頻輸出模式外，系統(tǒng)都使用正交模式。，作為AD9857的參考時(shí)鐘。要使AD9857正常工作，還要對(duì)內(nèi)部的8個(gè)8位控制寄存器進(jìn)行初始化配置，8個(gè)寄存器地址為0007。下面對(duì)寄存器關(guān)鍵比特位的配置作簡(jiǎn)單介紹：設(shè)置寄存器00h的Bit4Bit0為4。寄存器01h的Bit6控制反SINC濾波器是否使能。過采樣的載波數(shù)據(jù)流輸入給AD9857的內(nèi)部集成模塊DAC。DAC輸出頻譜具有SINC函數(shù)的特性，因此需要對(duì)其進(jìn)行反SINC函數(shù)濾波，因此Bit6要配為0，以使能反SINC濾波器。寄存器01h的Bit1Bit0控制工作模式，配為0，表示工作在正交調(diào)制模式。認(rèn)知無(wú)線電實(shí)驗(yàn)系統(tǒng)中頻工作在36MHz，因此要通過寄存器05h02h設(shè)置輸出頻率，36MHz*232/=FTWORD,將這四個(gè)寄存器配為B4000000。寄存器06h的Bit7Bit2為CIC內(nèi)插率控制位。AD9857內(nèi)部有固定內(nèi)插濾波模塊和可編程內(nèi)插模塊，固定內(nèi)插為4倍內(nèi)插，可編程內(nèi)插范圍為263倍，因此輸入數(shù)據(jù)的內(nèi)插范圍為8252倍。反CIC濾波器用于預(yù)先補(bǔ)償CIC（積分梳狀濾波器）的幅度衰減，因此寄存器06h的Bit0位要設(shè)為0，以使能反CIC濾波器。可以通過改變AD9857的內(nèi)插率來調(diào)整輸入到AD9857的數(shù)據(jù)的時(shí)鐘進(jìn)而改變OFDM符號(hào)帶寬，如圖 33所示為通過改變可編程內(nèi)插率來改變符號(hào)帶寬在發(fā)送端中頻用頻譜分析儀觀測(cè)到的不同帶寬信號(hào)。(a) (b)(c) (d)(a) (b) (c) (d)圖 33 通過改變AD9857寄存器值改變帶寬3） 調(diào)試中出現(xiàn)的問題及解決方法（1） 調(diào)試中出現(xiàn)的問題在認(rèn)知無(wú)線電實(shí)驗(yàn)系統(tǒng)中，在發(fā)送端發(fā)送OFDM數(shù)據(jù)，比如對(duì)于一個(gè)64子載波OFDM符號(hào)在頻域使用525的奇數(shù)號(hào)子載波上傳QPSK調(diào)制數(shù)據(jù)，在接收端對(duì)接收數(shù)據(jù)進(jìn)行分析，如圖 34 (a)所示為對(duì)接收數(shù)據(jù)畫幅頻圖，525子載波上數(shù)據(jù)的幅度有一個(gè)遞增的衰減，而且除了在原來的子載波號(hào)上有數(shù)據(jù)外，在4161的奇數(shù)號(hào)子載波上也會(huì)產(chǎn)生鏡像，但實(shí)際上在這些子載波上本來沒有傳任何數(shù)據(jù)。這樣如果OFDM符號(hào)在4161的奇數(shù)子載波號(hào)上也調(diào)制數(shù)據(jù)的話，將與525子載波上的數(shù)據(jù)相互影響，導(dǎo)致不能正確解調(diào)。(a)(b)(a)接收端數(shù)據(jù)幅頻圖 (b)發(fā)送端中頻模擬信號(hào)頻譜圖圖 34 頻譜鏡像接收端和發(fā)送端的頻譜特性（2） 問題分析在中頻，將輸出的中頻信號(hào)通過SMA線連到頻譜分析儀觀察輸出頻譜特性，如圖 34 (b)所示，可以看出在發(fā)送端中頻輸出之后的信號(hào)的頻譜幅度隨著子載波號(hào)的增加幅度衰減而且會(huì)產(chǎn)生鏡像，因此，確定問題出在發(fā)送端中頻器件這里。AD9857輸入引腳TxENABLE被置為高時(shí)，IQ數(shù)據(jù)輸入使能，接下來第一個(gè)PDCLK時(shí)鐘上升沿為I路數(shù)據(jù)，下來為Q路數(shù)據(jù)，依次類推，當(dāng)TxENABLE為高電平的周期內(nèi)必然有偶數(shù)個(gè)PDCLK上升沿，以使IQ匹配。通過QuartusII自帶的邏輯分析工具SignalTap抓取的時(shí)序圖分析顯示，送入AD9857的數(shù)據(jù)不滿足時(shí)序要求。DSP要往AD9857寫的數(shù)據(jù)應(yīng)該是但實(shí)際上讀入AD9857的數(shù)是，IQ不匹配導(dǎo)致了不同子載波產(chǎn)生不同幅度衰減并產(chǎn)生鏡像子載波的情況。另外，AD9857的固定4倍內(nèi)插模塊是通過兩個(gè)半帶濾波器實(shí)現(xiàn)的，原始數(shù)據(jù)通過此模塊后即被4倍過采樣。兩個(gè)級(jí)連的半帶濾波器的通帶為奈奎斯特頻率的80%。阻帶為120%400%奈奎斯特頻率，最少會(huì)產(chǎn)生85dB的衰減?？捎脦挄?huì)限制通過AD9857的數(shù)據(jù)流的數(shù)據(jù)率。所以通過上述對(duì)級(jí)聯(lián)半帶濾波器傳輸特性的分析，為了使幅度錯(cuò)誤不超過1dB，輸入信號(hào)的帶寬不能超過奈奎斯特頻率的90%。而且根據(jù)AD9857器件手冊(cè)的建議發(fā)送端提供給AD9857的數(shù)據(jù)要至少已經(jīng)是二倍過采樣的數(shù)據(jù)。（3） 解決方法在DSP往AD9857中寫的數(shù)組前面加一個(gè)0，這樣就可以避免IQ不匹配的問題。對(duì)于高頻子在波通過固定內(nèi)插模塊后會(huì)有幅度衰減的問題需要對(duì)OFDM數(shù)據(jù)在基帶進(jìn)行過采樣，就可以將數(shù)據(jù)的帶寬限制在濾波器通帶的平坦部分。如果不預(yù)先對(duì)數(shù)據(jù)過采樣，邊帶會(huì)產(chǎn)生6dB甚至更多的衰減。對(duì)OFDM符號(hào)進(jìn)行過采樣可以通過IFFT/FFT來實(shí)現(xiàn)，做IFFT運(yùn)算時(shí)，需要在原始的N個(gè)輸入值的中間添加(p1)N個(gè)零。下面以p=4為例來說明這種過采樣的實(shí)現(xiàn)。輸入的N個(gè)數(shù)據(jù)符號(hào)表示頻域數(shù)據(jù)符號(hào)，經(jīng)過IFFT變換后，得到時(shí)域數(shù)據(jù)符號(hào)，即： 如果希望通過4倍過采樣得到更加精確反映連續(xù)信號(hào)變換的時(shí)域離散采樣點(diǎn)，可以在IFFT輸入的頻域數(shù)據(jù)符號(hào)中間補(bǔ)充3N個(gè)零，即構(gòu)成：然后再做4N點(diǎn)的IFFT，則可以按4倍過采樣得到4N個(gè)時(shí)域離散采樣點(diǎn)，即：， 由此可以實(shí)現(xiàn)對(duì)時(shí)域信號(hào)的過采樣，更加精確地反映OFDM連續(xù)符號(hào)的變換情況。最終在系統(tǒng)中采取了對(duì)基帶數(shù)據(jù)2倍過采樣之后再送給AD9857發(fā)送方式。 接收模塊中頻器件的配置接收模塊基帶和中頻的數(shù)據(jù)流如圖 35所示，GC1012B下變頻后的數(shù)據(jù)通過FPGA中的同步模塊和FIFO緩存后由接收DSP的EMIFB口讀入DSP對(duì)數(shù)據(jù)糾正頻偏，然后進(jìn)行信道估計(jì)，通過估計(jì)的信道信息對(duì)數(shù)據(jù)進(jìn)行糾正后，通過EMIFB口將數(shù)據(jù)送出給FPGA中的譯碼模塊，譯碼結(jié)束后DSP再將數(shù)據(jù)讀回DSP通過HPI口將比特信息傳回給上位機(jī)。下面對(duì)GC1012B作簡(jiǎn)單的介紹：圖 35 接收端基帶和中頻結(jié)構(gòu)圖1） GC1012B 簡(jiǎn)介GC1012B是GrayChip公司（TI子公司）推出的單通道寬帶中頻數(shù)字下變頻器件。GC1012B在全速工作時(shí)的輸入速率可達(dá)到100MSPS，最大的輸入帶寬可達(dá)到50MHz。該數(shù)字下變頻器的輸出格式可以是復(fù)數(shù)或者實(shí)數(shù)。如果選擇復(fù)數(shù)輸出，輸出速率為（為輸入采樣速率，D可以取1，2，4，8，16，32或者64）；如果選擇實(shí)數(shù)輸出，輸出速率為（D可以取2，4，8，16，32或者64）。GC1012B的內(nèi)部結(jié)構(gòu)和工作原理框圖如圖 36所示。從圖中可以看出， GC1012B的控制接口有C[0~7]、A[0~3]、nRE、nWE