【文章內(nèi)容簡(jiǎn)介】 低電平與 4 根行線相交叉的 4 個(gè)按鍵之中。若所有列線均為高電平，則鍵盤中沒有鍵按下?！襞袛嚅]合鍵所在的位臵在確定有按鍵按下以后，就可以進(jìn)入確定具體閉合鍵的過程。其方法是：依次將行線臵低電平，即在臵某根行線為低電平時(shí)，其線為高電平。在確定某根行線位臵為低電平后，再將行檢測(cè)各列的電平狀態(tài)。若為低，則該列線與臵為低電平的行線交叉處的按鍵就是閉合的按鍵。 線反轉(zhuǎn)法：鍵盤接的前4 個(gè)I/O 口為行接線，后4 個(gè)為列接線。這樣的接法就構(gòu)成了一個(gè)坐標(biāo)，每一個(gè)鍵都對(duì)應(yīng)這一個(gè)行的位臵和一個(gè)列的位臵。例如我們說左上角的那個(gè)所對(duì)應(yīng)第1 行和第4 列，即單片機(jī)P10 和P17 兩個(gè)I/O 口。鍵盤的組成是用的微動(dòng)開關(guān)，微動(dòng)開關(guān)的特性是當(dāng)有鍵按下時(shí)開關(guān)的兩個(gè)引腳閉合導(dǎo)通。無按鍵時(shí)兩個(gè)引腳是斷開的狀態(tài)。這樣當(dāng)我們按下圖 1 中左上角的鍵時(shí) P10 和P17 在物理上是導(dǎo)通了，而其它的I/O 口（P11~P16）都處于獨(dú)立的狀態(tài)。我們只要讓單片機(jī)發(fā)現(xiàn)哪兩個(gè)I/O口是導(dǎo)通的我們就可以知道是哪一個(gè)鍵被按下了。這里我們用的一種方法是先將4 個(gè)行線的I/O 口臵為“0”（低電平），將列線的 I/O 口臵為“1”（高電平）。這樣當(dāng)有鍵按下時(shí)某一行的 I/O 口就和某一列中的I/O 口導(dǎo)通了，因?yàn)樾芯€的口都是“0”（低電平）所以和行線導(dǎo)通的列線也將會(huì)變成“0”，而其余的列線因?yàn)殚_始時(shí)是“1”又沒和其它的行線導(dǎo)通，所以依然是“1”。這樣我們就可以找出了我們的按鍵所在的列了（因?yàn)榱芯€中只有導(dǎo)通的列線變?yōu)榱恕?”，任何電平與低電平相導(dǎo)通都屬于短路，短路的線將會(huì)是低電平）。其實(shí)，所謂的“行”、“列”是我們?nèi)藶橐?guī)定的，如果試著把列看成行，將行看成列是一樣的。 這里我們規(guī)定P10P13 為行，P14P17 為列?，F(xiàn)在我們知道了我們按下的鍵所在的列了，只要再知道它所在的行的話，我們就可以確定它的位臵了。這時(shí)我們將4 個(gè)行線的I/O 口臵為“1”（高電平），將列線的I/O 口臵為“0”（低電平），這是和最初的臵式相反。被按著的那個(gè)按鍵還是導(dǎo)通的，還是屬于短路，所以在被臵“1”的行線中將會(huì)有一個(gè)變成了“0”，這樣我們就確定了按鍵在行中的位臵。 本設(shè)計(jì)采用了行掃描法 [5] 。 鍵值及功能 鍵值及功能 SLE4442 功能介紹 概述 SLE4442 是德國西門子（SIMENS）公司設(shè)計(jì)的邏輯加密存儲(chǔ)卡，它具有2K 位的存儲(chǔ)容量和完全獨(dú)立的可編程代碼存儲(chǔ)器（PSC）。內(nèi)部電壓提升電路保證了芯片能夠以單+5V 電壓供電，較大的存儲(chǔ)容量能夠滿足通常應(yīng)用領(lǐng)域的各種需要。因此是目前國內(nèi)應(yīng)用較多的一種 IC 卡芯片。芯片采用多存儲(chǔ)器結(jié)構(gòu)，2 線連接協(xié)議（串行接口滿足ISO7816 同步傳送協(xié)議），NMOS 工藝技術(shù)，每字節(jié)的擦除/寫入編程時(shí)間為 。存儲(chǔ)器具有至少 10000 次的擦寫周期，數(shù)據(jù)保持時(shí)間至少10 年. 芯片引腳 芯片引腳 引腳的定義和功能 SLE4442 IC 卡主要包括三個(gè)存儲(chǔ)器 ： ◆256x8 位 EEPROM 型主存儲(chǔ)器。地址0～31 為保護(hù)數(shù)據(jù)區(qū)，該區(qū)數(shù)據(jù)讀出不受限制，寫入受保護(hù)存儲(chǔ)內(nèi)部數(shù)據(jù)狀態(tài)的限制。當(dāng)保護(hù)存儲(chǔ)器中第 N 位 （N=0～31）為 1 時(shí)，對(duì)應(yīng)主存儲(chǔ)器中第 N 個(gè)字節(jié)允許進(jìn)行擦除和寫入操作。地址32～255 后244 字節(jié)為應(yīng)用數(shù)據(jù)區(qū)，數(shù)據(jù)讀出不受限制，擦除和寫入受加密存儲(chǔ)器數(shù)據(jù)校驗(yàn)結(jié)果的影響。這種加密校驗(yàn)的控制是對(duì)整個(gè)主存儲(chǔ)器實(shí)施的（即包括保護(hù)數(shù)據(jù)區(qū)和應(yīng)用數(shù)據(jù)區(qū)） ◆32 x1 位PROM 型保護(hù)存儲(chǔ)器。一次性編程以保護(hù)主存儲(chǔ)器保護(hù)數(shù)據(jù)區(qū)，防止一些固定的標(biāo)識(shí)參數(shù)被改動(dòng)。保護(hù)存儲(chǔ)器同樣受加密存儲(chǔ)器數(shù)據(jù)校驗(yàn)結(jié)果的影響。 ◆4x8 位EEPROM 型加密存儲(chǔ)器。第0 字節(jié)為密碼輸入錯(cuò)誤計(jì)數(shù)器（EC）。 EC 的有效位是低三位，芯片初始化時(shí)設(shè)臵成“111”。 這一字節(jié)是可讀的。EC 的 1，2，3 字節(jié)為參照字存儲(chǔ)區(qū)，這3 個(gè)字節(jié)的內(nèi)容作為一個(gè)整體被稱為可編程加密代碼（PSC）。其讀出，寫入和擦除均受自身“比較”操作結(jié)果的控制 。芯片內(nèi)部的邏輯結(jié)構(gòu) 傳送協(xié)議◆ 復(fù)位和復(fù)位響應(yīng)復(fù)位和復(fù)位響應(yīng)是根據(jù) ISO78163 標(biāo)準(zhǔn)來進(jìn)行的，在操作期間的任意時(shí)候都可以復(fù)位。開始，地址計(jì)數(shù)器隨一個(gè)時(shí)鐘脈沖而被設(shè)臵為零，當(dāng) RST 線從高狀態(tài)（H）臵到低狀態(tài)（L）時(shí),第一個(gè)數(shù)據(jù)位(LSB)的內(nèi)容被送到 I/O 上，若連吉林農(nóng)業(yè)大學(xué)學(xué)士學(xué)位論文 14 續(xù)輸入 32 個(gè)時(shí)鐘脈沖，主存儲(chǔ)器中的前四個(gè)字節(jié)地址單元中的內(nèi)容被讀出。在第33 個(gè)始終脈沖的下降沿，I/O 線被臵成高狀態(tài)而關(guān)閉。 ◆命令模式 復(fù)位響應(yīng)以后，芯片等待著命令每條命令都以一個(gè)“啟動(dòng)狀態(tài)”開始。整個(gè)命令包括3 個(gè)字節(jié)。隨后經(jīng)更著一個(gè)附加脈沖并用一個(gè)“停止?fàn)顟B(tài)”來結(jié)束操作。 啟動(dòng)狀態(tài)：在CLK 為高狀態(tài)（H 狀態(tài)）期間，I/O 顯得下降沿為啟動(dòng)狀態(tài)。 停止?fàn)顟B(tài)：在CLK 為高狀態(tài) （H 狀態(tài)）期間，I/O 顯得上升沿為停止?fàn)顟B(tài)。 在接受一個(gè)命令后，有兩種可能的模式：輸出數(shù)據(jù)模式和處理數(shù)據(jù)模式?！糨敵鰯?shù)據(jù)模式這種模式是將IC 卡芯片中的數(shù)據(jù)傳送個(gè)外部設(shè)備接口(IFD)的一種操作。在第一個(gè) CLK 脈沖的下降沿之后，I/O 線上的第一位數(shù)據(jù)變?yōu)橛行?。隨后每增加一個(gè)時(shí)鐘脈沖，芯片內(nèi)部的一位數(shù)據(jù)被送到 I/O 線上。當(dāng)說需要的最后一個(gè)數(shù)據(jù)送出以后，需要在附加一個(gè)時(shí)鐘脈沖來把I/O 臵成高狀態(tài)，以便接受新的命令。在輸出數(shù)據(jù)期間，任何“啟動(dòng)狀態(tài)“和”停止?fàn)顟B(tài)“均被屏蔽掉 。 輸出數(shù)據(jù)模式的時(shí)序關(guān)系 芯片的復(fù)位方式 ◆外部復(fù)位：SLE4442 時(shí)基于同步復(fù)位響應(yīng)的傳輸協(xié)議，芯片的復(fù)位如前述。 ◆外電復(fù)位：在把造作電壓接到V CC 段之后，芯片內(nèi)部進(jìn)行復(fù)位操作。I/O 線被臵為高狀態(tài)，必須在對(duì)任意地址進(jìn)行讀操作或做個(gè)復(fù)位響應(yīng)造作之后才可以進(jìn)行數(shù)據(jù)交換。 ◆終止：在 CLK 為低狀態(tài)期間，如果 RST 臵為高狀態(tài)，則任何操作均無效。I/O 線被鎖定到高狀態(tài)。需要一個(gè)最小維持時(shí)間tres=5Us 之后，芯片才能接受新的復(fù)位，終止?fàn)顟B(tài)的時(shí)序關(guān)系如下圖29 所示。終止?fàn)顟B(tài)之后，新片有準(zhǔn)備下一個(gè)操作。 24C256 簡(jiǎn)介 概述CAT24WC02是一個(gè)32K串行的CMOS E178。PROM, CATALYST公司的先進(jìn)的CMOS 技術(shù)實(shí)質(zhì)是減少了器件的功耗，CAT24WC256有一個(gè)16字節(jié)頁寫緩沖器，該器件通過I178。C總線接口進(jìn)行操作，有一個(gè)專門的寫保護(hù)功能。 管腳配置 管腳配置◆SCL：串行時(shí)鐘CAT24WC256串行時(shí)鐘輸入管腳用于產(chǎn)生器件所有數(shù)據(jù)發(fā)送或接收的時(shí)鐘，這是一個(gè)輸入管腳。◆SDA：串行數(shù)據(jù)/地址CAT24WC256雙向串行數(shù)據(jù)/地址管腳用于器件所有數(shù)據(jù)的發(fā)送和接收。SDA是一個(gè)開漏輸出管腳，可與其它開漏輸出或集電極開路輸出進(jìn)行線或（wireOR）.◆AO、AA2：器件地址輸入端這些輸入腳用于多個(gè)器件級(jí)聯(lián)時(shí)設(shè)置器件地址，如果只有一個(gè)24WC256被總線尋址，這三個(gè)地址輸入腳（A0 A1 A2）可懸空或連接到Vss?！?WP：寫保護(hù)如果WP管腳連接到Vcc，所有的內(nèi)容都被寫保護(hù)（只能讀）,當(dāng)WP管腳連接到Vss或懸空，允許器件