吳超電子密碼鎖改過后(編輯修改稿)
2025-07-17 04:00 本頁面
【文章內容簡介】 unlock=39。139。) then if(count_2=10) thencount_2=10。temp=39。039。else count_2=count_2+1。temp=39。139。end if。end if。end if。end process。仿真波形如下：圖20 2秒提示音仿真圖（9） 指示燈綜合輸出模塊本模塊主要是將led_r_templed_g_templed_r_templed_g_temp2經過條件判斷選擇輸出，設置密碼（set=‘0’）時輸出led_r_templed_g_temp1，輸入密碼（set=‘1’）時輸出led_r_templed_g_temp2。其模塊及部分程序如下： 圖21 指示燈綜合輸出模塊if(set=39。039。) then led_r=led_r_temp1。 led_g=led_g_temp1。else led_r=led_r_temp2。 led_g=led_g_temp2。end if。仿真波形如下： 圖22 指示燈綜合輸出仿真圖（10）揚聲器綜合輸出模塊本模塊主要是將報警音speaker_temp1和開鎖提示音speaker_temp2經過條件選擇判斷輸出，set=‘0’時，輸出為‘0’；當set=‘1’且unlock=‘0’時輸出speaker_temp1，當unlock=1時，輸出speaker_temp2。其模塊及部分程序如下： 圖23 揚聲器綜合輸出模塊if(set=39。039。) thenspeaker=39。039。elsif(unlock=39。139。) then speaker=speaker_temp1。elsespeaker=speaker_temp2。end if。仿真波形如下：圖24 揚聲器綜合輸出仿真圖仿真及仿真結果分析將程序下載Cyclone系列芯片中，同時在EDA試驗箱上進行硬件驗證。本文提出的電子密碼鎖由于采用VHDL語言設計，用一片FPGA實現，因而體積小，功耗低，稍加修改就可以改變密碼的位數和輸入密碼的次數，具有較好的應用前景。但由于結構還比較簡單，有待進一步完善。輸入錯誤密碼：圖25 輸入錯誤密碼仿真圖輸入正確密碼：圖26 輸入正確密碼仿真圖實驗調試結果密碼鎖的控制電路是整個電路的控制中心，主要完成對數字按鍵輸入和功能按鍵輸入的響應控制。⑴、數字按鍵輸入的響應控制如果按下數字鍵，第一個數字會從顯示器的最右端開始顯示，此后每新按下一個數字時，顯示器上的數字必須左移一位，一邊將新的數字顯示出來。假如要更改輸入的數字，可以按倒退按鍵來清除前一個輸入的數字，或者按清除鍵清除所有輸入的數字，再重新輸入四位數。由于這里設計的是一個四位的電子密碼鎖，所以當輸入的數字鍵超過四個時，電路不予理會，而且不再顯示第四個以后的數字。⑵、功能按鍵輸入響應控制清除鍵：清除所有的輸入數字，即做歸零動作。上鎖鍵：按下此鍵時可將密碼鎖的門上鎖（上鎖前必須先設定一個四位的電子密碼）。電子密碼鎖的整合和驗證。三、結論及心得體會本課程設計主要是基于VHDL文本輸入法設計電子密碼鎖，隨著社會物質財富的日益增長，安全防盜已成為全社會關注的問題?；贓DA技術設計的電子密碼鎖，以其價格便宜、安全可靠、使用方便，受到了人們的普遍關注。而以現場可編程邏輯器件(FPGA)為設計載體，以硬件描述語言(VHDE)為主要表達方式，以QuartusⅡ開發(fā)軟件和GW48EDA開發(fā)系統(tǒng)為設計工具設計的電子密碼鎖，由于其能夠實現數碼輸入、數碼清除、密碼解除、密碼更改、密碼上鎖和密碼解除等功能，因此，能夠滿足社會對安全防盜的要求。通過本次課程設計我收獲頗多，剛開始拿到題目后，沒有一個明確的方案，查了很多資料，大部分都用到了矩陣鍵盤，并且比較復雜，后來根據實驗箱設計了該方案。這就要求我們要根據現實的條件去設計適合自己硬件的程序。在這次課程設計中，最頭疼的問題就是各個模塊仿真正確后，最后的頂層文件卻并沒有達到預期的效果，很是令人灰心，并無從查找。后來我試著把每一個模塊逐漸添加到頂層中，每添加一個就仿真一下，并留意中間信號量的變化，根據波形去調試相應的模塊，最終得到了想要的波形。當然期間遇到了很多的困難，通過向老師同學請教，并積極思考，最終這些難題都得到了解決，這也讓我懂得了團隊的重要性。參考資料：[1] (第二版). 北京：科學出版社,2005.[2] 模擬部分. 北京：高教出版社,2006.[3] . 北京：高教出版社,2003.[4] 譚會生、2004[5] ，2006[6][M].西安：西安電子科技大學出版社，2009.[7][M].廣州：華南理工大學出版社，2001. [8]曹昕燕、2006源程序：library ieee。use 。use 。entity fenpin isport(clk_1k:in std_logic。 clk:out std_logic)。end。architecture rtl of fenpin isbeginprocess(clk_1k)variable count:std_logic_v
公司管理相關推薦
鄂ICP備17016276號-1