【文章內(nèi)容簡介】 來時，主干道亮綠燈，經(jīng)行45秒倒計時，支干道亮紅燈，經(jīng)行50秒倒計時；主干道45秒倒計時結(jié)束后跳變到黃燈，進行5秒倒計時，支干道繼續(xù)亮紅燈，進行倒計時；主干道5秒倒計時結(jié)束后跳變到紅燈，經(jīng)行30秒倒計時，支干道跳變到綠燈，進行25秒倒計時；支干道25秒倒計時結(jié)束后跳變到黃燈，進行5秒倒計時，主干道繼續(xù)亮紅燈，進行倒計時；支干道5秒倒計時結(jié)束后，判斷支干道是否有車，若有車跳變到S1狀態(tài)，沒有車跳變到S0狀態(tài)4． 硬件實驗方案及實驗結(jié)果 將程序進行編譯后，就可以把管腳綁定后把程序下載到實驗板上進行調(diào)試了。167。管腳綁定如下所示TOLocationI/O Bank1CLKPIN_15232CARPIN_16033SEG[0]PIN_17534SEG[1]PIN_17635SEG[2]PIN_17736SEG[3]PIN_17837SEG[4]PIN_17938SEG[5]PIN_18039SEG[6]PIN_1110SEL[0]PIN_3111SEL[1]PIN_4112SEL[2]PIN_5113LED[0]PIN_170314LED[1]PIN_173315LED[2]PIN_174316LED[3]PIN_165317LED[4]PIN_166318LED[5]PIN_1673注：CLK綁定時鐘1KHZCAR綁定DK4LED[0]綁定LED6；支干道紅燈LED[1]綁定LED7；支干道黃燈LED[2]綁定LED8；支干道綠燈LED[3]綁定LED1；主干道紅燈LED[4]綁定LED2；主干道黃燈LED[5]綁定LED3；主干道綠燈SEL[0]綁定LI0；SEL[1]綁定LI1；SEL[2]綁定LI2。SEG[0]綁定G8；SEG[1]綁定F8；SEG[2]綁定E8；SEG[3]綁定D8；SEG[4]綁定C8；SEG[5]綁定B8；SEG[6]綁定A8；將管腳按上圖綁定后就可以下載到實驗板上進行調(diào)試了167。將程序下載到實驗板后，CAR置于低電平后，可以看到LED燈的顯示情況為主干道亮綠燈，支干道亮紅燈，主干道數(shù)碼管顯示45秒，支干道數(shù)碼管顯示50秒。但支干道有車時，把CAR置于高電平，可以看到主、支干道的數(shù)碼管開始倒計時；主干道倒計時結(jié)束后再進行5秒倒計時，并且交通燈變?yōu)辄S燈；當主干道倒計時結(jié)束后，主干道數(shù)碼管顯示30，支干道數(shù)碼管顯示25，主干道變?yōu)榧t燈，支干道變?yōu)榫G燈，繼續(xù)進行倒計時；支干道倒計時結(jié)束后再經(jīng)行5秒倒計時，交通燈變?yōu)辄S燈；支干道倒計時結(jié)束后再回到初始狀態(tài)。從實驗板上可以看出硬件測試下的效果達到了設(shè)計的要求，能夠?qū)崿F(xiàn)交通信號燈控制器的基本功能。但是，由于實驗板的系統(tǒng)時鐘不穩(wěn)定，導(dǎo)致數(shù)碼管的掃描有時會出現(xiàn)閃動的現(xiàn)象，在更換了實驗板后可以看出，數(shù)碼管的掃描基本穩(wěn)定，在視覺上不會出現(xiàn)閃動的情況?；蛘呖梢詫⑾到y(tǒng)的時鐘頻率改為2KHZ，更改分頻模塊后再進行編譯下載，這樣可以加快數(shù)碼管掃描的速度，從而達到消除視覺上閃動的現(xiàn)象。5． 收獲和體會短短十天是EDA課程設(shè)計很塊就結(jié)束了，雖然在之前的學習過程中還存在著沒有弄懂的問題，但是通過這次設(shè)計，進一步加深了對EDA的了解，讓我對它有了更加濃厚的興趣。在拿到題目后，首先進行了單元模塊的設(shè)計，將每一個單元模塊設(shè)計完成后再經(jīng)行仿真，仿真成功后就可以進行頂層文件的編寫了，在頂層文件的編寫過程中遇到了一些問題，特別是各模塊之間的連接，以及信號的定義，總是有錯誤。有的時候信號的定義容易出現(xiàn)混淆，在反復(fù)的修改過后，頂層文件終于能夠編譯成功了。在波形仿真的過程中，同樣遇到了困難，有的時候，由于END TIME的時間修改的太大，會出現(xiàn)仿真時間過長的問題，這個時候應(yīng)該要把END TIME的時間相應(yīng)的改小，或是修改系統(tǒng)時鐘的頻率。在設(shè)計的過程中還應(yīng)該多聯(lián)系下實際情況，要了解實際情況下交通信號燈的工作情況，才能更好的完成此次的課程設(shè)計。在今后的工作和學習中，我們不能僅僅把目光停留在課本上，要多理論聯(lián)系實際。有的時候，理論上是正確的東西放到現(xiàn)實中去，可能由于種種因素的制約，并不能達到實際的效果，還需要我們進行相應(yīng)的修改才能完成要求。這次的課程設(shè)計使我鞏固了以前學習到的知識，還使我掌握了以前沒有掌握的知識，同時鍛煉了自己的能力。6． 參考文獻【1】EDA技術(shù)與VHDL 清華大學出版社 潘松 黃繼業(yè)【2】數(shù)字電路EDA入門VHDL程序?qū)嵗? 北京郵電大學出版社 張亦華【3】VHDL應(yīng)用與開發(fā)實踐 科學出版社 甘歷【4】CPLD/FPGA應(yīng)用開發(fā)技術(shù)與工程實踐 人民郵電出版社 附錄（程序代碼）時鐘分頻模塊：LILIBRARY IEEE。USE 。USE 。ENTITY fp ISPORT(clk:IN STD_LOGIC。 CLK1S:OUT STD_LOGIC)。END fp。ARCHITECTURE one OF fp IS SIGNAL N: STD_LOGIC_VECTOR(9 DOWNTO 0)。 BEGINPROCESS (clk) BEGIN IF clk39。EVENT AND clk=39。139。 THEN N=N+1。 END IF。END PROCESS。CLK1S=N(9)。END one。交通燈控制及計時模塊：LIBRARY IEEE。USE 。USE 。ENTITY kz ISPORT (CLK1S,car:IN STD_LOGIC。1S脈沖，支干道車輛檢測 TIME1H,TIME1L:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。主干道計時 TIME2H,TIME2L:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。支干道計時 count:OUT STD_LOGIC_VECTOR(6 DOWNT