【文章內(nèi)容簡介】 設計中思維和方法的一門綜合性學科。設計方法學的關鍵是針對設計條件的約束，尋找最佳的解決方案。鼓勵創(chuàng)新意識和協(xié)同思維，便于處理設想，達成最佳方案。其中最關鍵的考量是迎合用戶需求和設想。而且設計方法學中也運用一些基本的研究方法，例如分析和測試。設計方法學的發(fā)展路線：可行性設計——最優(yōu)化設計——系統(tǒng)設計。本節(jié)將論述一些傳統(tǒng)的設計方法，本文為則提出基于 Web的 ASIP系統(tǒng)級設計方法。目前，實現(xiàn)嵌入式系統(tǒng)的硬件方法主要有：定制邏輯（ASIC）、現(xiàn)場可編程門陣列（FPGA）和嵌入式微處理器三種。在實際系統(tǒng)實施中，絕大多數(shù)系統(tǒng)是采用嵌入式微處理器方式，如單片機、單板機或嵌入式微處理器芯片等。這是因為用微處理器實現(xiàn)嵌入式系統(tǒng)是一種十分有效的方法，它使得在不同價位上設計不同特性的產(chǎn)品系列成為可能，并且能夠擴充新特性以滿足飛速發(fā)展變化的市場需求。嵌入式系統(tǒng)設計方法的演化總的來說是由應用需求牽引和 IT 技術(shù)推動。如微電子技術(shù)和半導體技術(shù)不斷創(chuàng)新和發(fā)展，大規(guī)模集成電路集成度和工藝水平不斷提高，計算機硬件平臺性能也隨之大幅提高，使很多復雜算法和操作簡單的界面得以實現(xiàn)；高性能 EDA綜合開發(fā)工具不斷智能化，給極其復雜嵌入式系統(tǒng)的設計提供了布線、編譯、模擬、綜合和驗證等一體化便于學習和使用集成開發(fā)環(huán)境 [9]； HDL的發(fā)展可以對各種復雜的電子系統(tǒng)硬件建立模型，其描述能力和抽象能力相當強，給硬件電路特別是定制大規(guī)模集成電路設計帶來了重大變革；軟件技術(shù)進步，特別是嵌入式實時操作系統(tǒng) EOS(Embedded Operation System）推出，為開發(fā)復雜嵌入式系統(tǒng)應用軟件提供了底層支持和高效率開發(fā)平臺，形成了嵌入式系統(tǒng)的基本結(jié)構(gòu)。面向?qū)ο蟮那度胧较到y(tǒng)建模同任何軟件密集型系統(tǒng)建模一樣，從系統(tǒng)中的類建模開始。為了解類的結(jié)構(gòu)，首先對系統(tǒng)工作過程作一個總體陳述。無論是采用問題空間詞匯抽象方法還是采用用例（use case）驅(qū)動建模方法，目標都是找到系統(tǒng)以類或?qū)ο笞鳛闃?gòu)造塊的類圖。如果采用用例驅(qū)動的系統(tǒng)分析方法，該內(nèi)容也可以用用例視圖加以模型規(guī)格說明，然后使其作為系統(tǒng)白盒測5 / 72試依據(jù)。由于使用用例視圖做的規(guī)格說明篇幅比較大。當系統(tǒng)的分析與設計采用面向?qū)ο蠓椒〞r，并不意味著所使用的編程語言也一定是面向?qū)ο蟮?。事實上，這種分析設計方法的具體實現(xiàn)可以使用任何編程語言（如匯編語言或 C語言）；但是，在程序設計上要盡可能地使用面向?qū)ο蟮乃枷?，如體現(xiàn)程序結(jié)構(gòu)方面的封裝性、消息傳遞等。這種才會使程序結(jié)構(gòu)清晰，便于應付隨著需求變化而產(chǎn)生的不斷更新和系統(tǒng)維護。目前嵌入式系統(tǒng)設計方法學有：（1） 基于 IP復用的設計方法學：把經(jīng)過驗證的 IC電路以模塊即 IP核以模塊形式加入系統(tǒng)設計中。IP 模塊分為軟核（SoftCore）、固核（FirmCore）和硬核（HardCore）。其中，軟核以 HDL的方式提交,其性能通過時序模擬進行驗證。由于軟核不依賴于任何實現(xiàn)工藝或?qū)崿F(xiàn)技術(shù),具有很大的靈活性。使用者可以方便地將其映射到自己所使用的工藝上去,可復用性很高。軟核的另外一個重要的優(yōu)點是使用者擁有全部源代碼。使用者可以通過修改源代碼,方便地生成同樣功能且自有版權(quán)的新軟核,從而避免向原有軟核作者支付版稅。同時聰明的軟核使用者還可以通過增加自己的知識和經(jīng)驗,產(chǎn)生出遠比原始軟核廣泛得多的新的軟核。硬核以 IC版圖的形式提交,并經(jīng)過實際工藝流片驗證。顯然,硬核強列地依賴于某一個特定的實現(xiàn)工藝,而且在具體的物理尺寸,物理形態(tài)及性能上具不可更改性。硬核已經(jīng)過驗證并具有最優(yōu)的面積代價和性能的設計,使用者不需考慮與上相關的優(yōu)化問題。憂的是硬核與工藝的強相關性迫使使用也只能使用核工藝完成電路其它部分的設計,而且要在布局布線遵守注意固核的物理限制。顯然,固核的特點決定了使用者進行電路設計時的靈活性很小,希望通過獲得固核以生成其它固核的可能基本上沒有。即使有,受到加工工藝、經(jīng)費和知識產(chǎn)權(quán)等方面的限制,也會失去意義于軟核和硬核之間的固核以電路網(wǎng)表的形式提交并通常采用硬件進行驗證。硬件驗證的方式有很多種,比如可以采用可編程器件（如 FPGA,EPLD）進行驗證,采用硬件仿真器進行驗證等。固核往往對應于某一個特定的實現(xiàn)工藝,在該實現(xiàn)工藝的條件下固核具有最優(yōu)的面積和性能特性。對于使用者來說不需要對固核的功能給于過多地關注,可以減少許多相關的設計工作,同時由于固核的時序特性是經(jīng)過嚴格檢驗的,設計者只要保證在布局布線過程中電路關鍵路徑的分布參數(shù)不會引起時序混亂就可以保證芯片的設計成功。（2）軟硬件協(xié)同的設計方法學：面向 SoC的軟硬件協(xié)同設計理論應該是從一個給定的系統(tǒng)任務描述著手,通過有效地分析系統(tǒng)任務和所需的資源,采用一系列變換方法并遵循特定的準則自動生成符合系統(tǒng)功能要求的,符合實現(xiàn)代價約束的硬件和軟件架構(gòu)。EDA 工具必須提供能夠設計和驗證這樣的軟硬件系統(tǒng)的開發(fā)工具，軟硬件協(xié)同設計一般包括三個階段，即協(xié)同規(guī)范階段，協(xié)同綜合階段，協(xié)同模擬與評估階段。6 / 72（3）基于平臺的設計方法學：基于平臺的方法可提供一種完全集成的通用架構(gòu)，設計師能夠利用這些共同特點，簡單、快速地開發(fā)出 SoC。而且，通過采用事先設計和特性確定的組件而不是定制設計的方法，有利于加速開發(fā)團隊的設計流程，減少逐漸增加的上市時間壓力。把它們應用于多個 SoC項目，重復使用現(xiàn)有的知識產(chǎn)權(quán)(IP)模塊有利于減少開發(fā)成本?；谄脚_的設計過程主要包括模塊生成、IP 模塊重用、芯片集成和軟件開發(fā)等部分。將功能和實現(xiàn)分開，強調(diào)功能與結(jié)構(gòu)的分享，平臺的開發(fā)可以獨立的進行，設計平臺可以分成自行設計平臺、可定制平臺、應用特定的平臺和可配置平臺。到目前為止，只是提出了理論上的概念框架，并沒有完整的設計環(huán)境和支持工具?；谄脚_的方法有利于 SoC設計師滿足日益增加的復雜性和市場細分的要求。憑借基于平臺的架構(gòu)，設計師只要增加或更換一些 IP組件，就能迅速開發(fā)出派生產(chǎn)品。此外，預先集成的架構(gòu)有利于減少顯著增加開發(fā)團隊難度和導致項目失敗風險的驗證不確定性。最后，通過在設計內(nèi)選擇第三方的模塊，平臺方法有利于設計團隊將自己的資源集中于其核心競爭力上。 ASIP設計方法學 傳統(tǒng)的 ASIP 設計方法ASIP是由嵌入式系統(tǒng)的發(fā)展而出現(xiàn)的，起初它的設計方法主要也是嵌入式系統(tǒng)設計中的軟硬件協(xié)同設計方法。軟硬件協(xié)同設計是指對系統(tǒng)中的軟件部分和硬件部分使用統(tǒng)一的描述和集成開發(fā)工具進行開發(fā),在設計完之后可對整個系統(tǒng)的進行設計的驗證，而且還能跨越軟硬件界面進行系統(tǒng)設計中的一些優(yōu)化，便于設計最佳的系統(tǒng)。傳統(tǒng)的嵌入式系統(tǒng)設計都是要先將嵌入式系統(tǒng)設計劃分為相對獨立的軟件設計和硬件設計，即所謂的軟硬件分開設計，這樣的設計不僅在設計時軟硬件設計的使用技術(shù)多而復雜，而且系統(tǒng)的設計差別較大，在時間上也會不同步，會選硬件設計滯后或軟件設計帶后的情況?，F(xiàn)在的一些綜合技術(shù)可以將硬件和軟件同等看待，在設計上和更高的抽象層次上它們之間沒有什么區(qū)別，如 VLSI,ASIC,PLD等硬件可以 VHDL或 SystemC實現(xiàn)。而且當今嵌入式系統(tǒng)設計的發(fā)展趨勢是軟硬件相互融合、滲透：硬件設計的軟件化，如VHDL, Verilog等；軟件實現(xiàn)的硬件化，如各種實現(xiàn)特定應用算法的 ASIC。在給定功能的硬件和軟件選擇只是在多種設計指標上進行折衷，如性能，功耗，大小，價格，靈活性等，至于用硬件實現(xiàn)，還是用軟件實現(xiàn)沒有太大差別。這些發(fā)展都對嵌入式系統(tǒng)設計產(chǎn)生一些影響，雖然可以在設計時增加靈活性，但同時也給設計增加了風險。如今，軟硬件協(xié)同設計的開發(fā)工具已經(jīng)相當豐富，現(xiàn)總結(jié)如下：(1)硬件設計 EDA工具：系統(tǒng)級設計工具 cadence的 SPW,System View。7 / 72(2)模擬電路系統(tǒng)仿真工具:Pspice,EWB。(3)PCB設計工具:Protel,PADS 的 Power PCBamp。Tool kit,Mentor的Expeditionamp。Tool Kit(4)可編程邏輯器件設計工具：Mentor FPGA Advantageamp。modelSim, Xilinx Foundation ISEamp。Tool Kit,各種綜合和仿真第三方工具。軟硬件協(xié)同設計就是在進入設計階段之初首先對軟硬件進行劃分，劃分哪些功能由軟件來實現(xiàn)和哪些功能用硬件實現(xiàn)之后，軟件設計和硬件設計可以同時進行，其中驗證要貫穿軟硬件設計的整個過程；軟硬件分開設計的開發(fā)路線，會導致代價昂貴的糾錯成本和開發(fā)進度的下降。在軟硬件協(xié)同設計中所用到的一些關鍵技術(shù)，如可編程邏輯綜合和功能模型描述的進步，使軟硬件協(xié)同設計變得越來越簡單。當前，軟硬件協(xié)同設計缺乏標準化的設計方法和驗證評估方法，可通過擴展已有的硬件/軟件語言開發(fā)工具和擴展形式化驗證技術(shù)并應用到軟硬件領域，如基于 FPGA的嵌入式系統(tǒng)設計—SOPC設計來解決。軟硬件協(xié)同設計就是在進入設計階段之初首先對軟硬件進行劃分，劃分哪些功能由軟件來實現(xiàn)和哪些功能用硬件實現(xiàn)之后，軟件設計和硬件設計可以同時進行，其中驗證要貫穿軟硬件設計的整個過程；軟硬件分開設計的開發(fā)路線，會導致代價昂貴的糾錯成本和開發(fā)進度的下降。在軟硬件協(xié)同設計中所用到的一些關鍵技術(shù)，如可編程邏輯綜合和功能模型描述的進步，使軟硬件協(xié)同設計變得越來越簡單。當前，軟硬件協(xié)同設計缺乏標準化的設計方法和驗證評估方法，可通過擴展已有的硬件/軟件語言開發(fā)工具和擴展形式化驗證技術(shù)并應用到軟硬件領域，如基于 FPGA的嵌入式系統(tǒng)設計—SOPC設計來解決。 ASIP 行為級設計方法ASIP行為級設計方法的基礎是行為級體系結(jié)構(gòu)描述語言（Architecture Description Language, ADL），用于描述候選處理器指令集體系結(jié)構(gòu)[5,14]。行為級設計首先為備選體系結(jié)構(gòu)生成指令集模擬器，之后在模擬器上模擬執(zhí)行要在 ASIP上運行的應用程序，通過剖析(profile)得到所執(zhí)行的應用程序特征，以及處理器參數(shù)信息對指令集體系結(jié)構(gòu)的進行優(yōu)化，然后對優(yōu)化后的指令集反復執(zhí)行、分析和優(yōu)化，一直到設計出滿足應用約束條件的指令集。為了描述 ASIP的行為級設計中需要的所有信息，行為級 ADL在設計時，要能準確、完整和方便完成。對指令集進行行為級描述，行為級 ADL需要定義有關指令集體系結(jié)構(gòu)的指令的功能、格式、編碼和一些必要的硬件信息（如 cache）[10,11]。在基于 ADL的 ASIP設計流程中，體系結(jié)構(gòu)描述語言處于核心地位。ASIP 的開發(fā)特8 / 72點對 ADL提出了兩個方面的要求：一是 ADL必須能夠描述各種體系結(jié)構(gòu)特性，從而方便用戶定制指令和進行體系結(jié)構(gòu)空間搜索；二是 ADL要對體系結(jié)構(gòu)的描述應盡量簡潔，縮短開發(fā)時間。而這兩種要求往往以是相互矛盾，所以要折中處理。目前關于 ADL的研究很多，如 nML和 ISDL是指令集描述語言(Is ADL)； LISA 和Expression是通用 ADL的代表，能同時描述了指令集和微體系結(jié)構(gòu)級信息；TIE 不能描述一個完整的處理器，只能給基礎處理器添加新指令。但 TIE能夠快速地開發(fā)ASIP，且相關的開發(fā)工具已經(jīng)相當成熟。這些 ADL中最成功就是 LISA和 TIE，它們都被實現(xiàn)了商業(yè)化，其中 TIE已經(jīng)取得了較大成功。 ASIP 系統(tǒng)級設計方法目前，在嵌入式系統(tǒng)設計革新當中，系統(tǒng)級設計方法正是充滿希望的一個，在面臨數(shù)百萬門級系統(tǒng)設計中，原有的寄存器傳輸級設計方法已經(jīng)捉襟見肘，提高抽象層次，提出系統(tǒng)級設計新方法已成為解決問題復雜性的必然手段。ASIP系統(tǒng)級的設計[15]是從高抽象級到低抽象級的逐層實現(xiàn)的過程，每層都會涉及到描述、驗證和轉(zhuǎn)換(綜合)，系統(tǒng)級比 RTL(寄存器轉(zhuǎn)送級)級更高的抽象層次，包含了硬件和軟件等的實現(xiàn)，系統(tǒng)級層的主要對象是 ASIC、微處理器、存儲器和可編程邏輯等，因此系統(tǒng)級設計方法是與系統(tǒng)級相關的各種描述、驗證和綜合技術(shù)的總稱。系統(tǒng)級設計的主要任務包括[12]：系統(tǒng)級描述：與軟硬件協(xié)同設計中的軟硬件統(tǒng)一描述相同，但是在與實現(xiàn)無關的抽象層次上描述整個系統(tǒng)的行為，分析和驗證系統(tǒng)。系統(tǒng)級綜合：不僅關注軟硬件的劃分問題，而且把系統(tǒng)體系結(jié)構(gòu)和軟硬件的劃分問題放在了同等的位置上考慮，并發(fā)進行，相互影響，反復迭代和循環(huán)。目前普通采用的系統(tǒng)級綜合方法是把應用系統(tǒng)功能的系統(tǒng)實現(xiàn)和行為描述的不同體系結(jié)構(gòu)描述分離，使得相同的系統(tǒng)功能在體系結(jié)構(gòu)不同的情況下也能實現(xiàn)，通過綜合生成與相系統(tǒng)級驗證:系統(tǒng)級驗證面臨設計空間搜索優(yōu)化的任務，因此對驗證的效率要求比較高。目前驗證的方法主要形式化驗證方法和模擬驗證。在系統(tǒng)級設計方法學中，系統(tǒng)描述占據(jù)主要位置，選擇的系統(tǒng)描述語言決定著具體的綜合和驗證技術(shù)。因此，要選擇一種合適的 ADL來完成對 ASIP的設計至關重要。 基于 Web的 ASIP系統(tǒng)級設計方法基于 Web的 ASIP集成開發(fā)環(huán)境是一個跨平臺的集成開發(fā)環(huán)境，它立足于云計算的設計思路，方便開發(fā)者在瀏覽器端便可以輕松開發(fā)、調(diào)試和部署網(wǎng)絡應用程序。本身作為一款 APP程序，基于 Web的 ASIP集成開發(fā)環(huán)境級融入了分享機制，開發(fā)9 / 72者可以有選擇的上傳項目代碼，使用云技術(shù)來協(xié)同同事完成項目工作?；?Web的ASIP系統(tǒng)級主要支持一些嵌入式系統(tǒng)開發(fā)語言包括 UML、HDL、ADL 等，數(shù)據(jù)庫支持MySQL Server?；?Web的 ASIP集成開發(fā)環(huán)境的目的就是要把 IDE平臺搬到 Web上來。和之前的IDE碼庫相比，基于 Web的 ASIP集成開發(fā)環(huán)境為 Web應用提供了一個基于瀏覽器的開發(fā)工具，它的客戶端和所有工具都是用通過 IE實現(xiàn)訪問的。它可以在瀏覽器標簽頁里運行