【文章內(nèi)容簡介】 增乘法 /加法器 MAC和特定的 DSP型協(xié)處理器 CP0， 以提高對(duì)多媒體技術(shù)的支持?！　?(6) 動(dòng)態(tài)電源管理，使時(shí)鐘頻率可達(dá) 1 GHz， 功耗低至 W， 并能達(dá)到 1200 MIPS。 第 2章　嵌入式處理器 ARM處理器體系結(jié)構(gòu)　　 1． ARM體系結(jié)構(gòu)的基本版本　 　 ARM公司自成立以來，在 32位嵌入式處理器開發(fā)領(lǐng)域中不斷取得突破， ARM指令集體系結(jié)構(gòu)從開發(fā)出來至今，也已經(jīng)發(fā)生了重大的變化，未來將會(huì)繼續(xù)發(fā)展。到目前為止， ARM體系的指令集功能形成了多種版本；同時(shí)，各版本中還發(fā)展了一些變種，這些變種定義了該版本指令集中不同的功能；在應(yīng)用時(shí)，不同的處理器設(shè)計(jì)中采用了相適應(yīng)的體系 結(jié)構(gòu)。 第 2章　嵌入式處理器 　 　 為了精確表述在每個(gè) ARM實(shí)現(xiàn)中所使用的指令集，迄今為止，將其定義了 6種主要版本，分別用版本號(hào) 1～ 6表示。該 6種版本的 ARM指令集體系結(jié)構(gòu)如下?！　?1) 版本 v1　　 ARM體系結(jié)構(gòu)版本 v1對(duì)第一個(gè) ARM處理器進(jìn)行描述，從未用于商用產(chǎn)品。版本 v1的地址空間是 26位，僅支持 26位尋址空間，不支持乘法或協(xié)處理器指令?；谠擉w系結(jié)構(gòu)的 ARM處理器應(yīng)用在 BBC微計(jì)算機(jī)中，雖然這種微型計(jì)算機(jī)制造得很少，但它標(biāo)志著 ARM成為第一個(gè)商用單片 RISC微處理器。 第 2章　嵌入式處理器 　　版本 v1包括下列指令：　　 (1) 基本的數(shù)據(jù)處理指令 (不包括乘法指令 )?！?　 (2) 基于字節(jié)、字和半字的加載 /存儲(chǔ) (Load/Store)指令?！?　 (3) 分支 (Branch)指令，包括設(shè)計(jì)用于子程序調(diào)用的分支與鏈接指令?！　?(4) 軟件中斷指令 (SWI)， 用于進(jìn)行操作系統(tǒng)調(diào)用。　　版本 v1現(xiàn)已廢棄不用。 　　第 2章　嵌入式處理器 　　 2) 版本 v2　 　 以 ARMv2為核的 Acorn公司的 Archimedes(阿基米德 )和A3000批量銷售，它使用了 ARM公司現(xiàn)在稱為 ARM體系結(jié)構(gòu)版本v2的體系結(jié)構(gòu)。 版本 v2仍然只支持 26位的地址空間，但包含了對(duì) 32位結(jié)果的乘法指令和協(xié)處理器的支持?！　“姹?v2a是版本 v2的變種， ARM3是第一片具有片上 Cache的 ARM處理器芯片，它采用了版本 v2a。 版本 v2a增加了稱為SWP和 SWPB的原子性加載和存儲(chǔ)指令 (合并了 Load和 Store操作的指令 )，并引入了協(xié)處理器 15作為系統(tǒng)控制協(xié)處理器來管理Cache。 第 2章　嵌入式處理器 　　版本 v2(2a)在 v1的基礎(chǔ)上進(jìn)行了擴(kuò)展，即　　 (1) 增加了乘法和乘加指令。　　 (2) 增加了支持協(xié)處理器的指令。　 　 (3) 對(duì)于快速中斷 (FIQ)模式，提供了兩個(gè)以上的影子寄存器?！　?(4) 增加了 SWP指令和 SWPB指令?！　“姹?v2現(xiàn)已廢棄不用。 第 2章　嵌入式處理器 　　 3) 版本 v3　 　 ARM作為獨(dú)立的公司，在 1990年設(shè)計(jì)的第一個(gè)微處理器 ARM6采用的是版本 v3的體系結(jié)構(gòu)。版本 v3作為 IP核、獨(dú)立的處理器(ARM60)、 具有片上高速緩存、 MMU核寫緩沖的集成 CPU(用于Apple Newton的 ARM600、 ARM610)所采納的體系結(jié)構(gòu)而被大量銷售?！　“姹?v3的變種版本有版本 v3G和版本 v3M。 版本 v3G不與版本 v2a向前兼容；版本 v3M引入了有符號(hào)和無符號(hào)數(shù)的乘法和乘加指令，這些指令產(chǎn)生全部 64位結(jié)果。 第 2章　嵌入式處理器 　　版本 v3將尋址范圍擴(kuò)展到了 32位；程序狀態(tài)信息由過去存于寄存器 R15中轉(zhuǎn)移到一個(gè)新增的當(dāng)前程序狀態(tài)寄存器CPSR(Current Program Status Register)中；再者，還增加了程序狀態(tài)保存寄存器 SPSR(Saved Program Status Register)， 以便當(dāng)異常情況出現(xiàn)時(shí)保留 CPSR的內(nèi)容；并在此基礎(chǔ)上，增加了未定義和異常中止模式，以便在監(jiān)控模式下支持協(xié)處理器仿真和虛擬存儲(chǔ)器。 第 2章　嵌入式處理器 　　版本 v3較以前的版本發(fā)生了如下的變化：　 　 (1) 地址空間擴(kuò)展到 32位，除了 3G外的其他版本向前兼容，支持 26位的地址空間?！?　 (2) 分開的當(dāng)前程序狀態(tài)寄存器 CPSR和程序狀態(tài)保證寄存器 SPSR?！?　 (3) 增加了兩種異常模式，使操作系統(tǒng)代碼可以方便地使用數(shù)據(jù)來訪問中止異常、指令預(yù)取中止異常和未定義指令異常?！?　 (4) 增加了兩個(gè)指令 (MRS和 MSR)， 以允許對(duì)新增的 CPSR和SPSR寄存器進(jìn)行讀 /寫。　　 (5) 修改了用于從異常 (exception)返回的指令的功能。 第 2章　嵌入式處理器 　　 4) 版本 v4　 　 v4是第一個(gè)具有全部正式定義的體系結(jié)構(gòu)版本，它增加了有符號(hào)、無符號(hào)半字和有符號(hào)字節(jié)的加載 /存儲(chǔ)指令，并為結(jié)構(gòu)定義的操作預(yù)留一些 SWI空間；引入了系統(tǒng)模式 (使用用戶寄存器的特權(quán)模式 )，并將幾個(gè)未使用指令空間的角落作為未定義指令使用?！　≡?v4的變種版本 v4T中，引入了 16位 Thumb壓縮形式的指令集。 第 2章　嵌入式處理器 　　與版本 v3相比，版本 v4作了以下擴(kuò)展：　 　 (1) 增加了有符號(hào)、無符號(hào)的半字和有符號(hào)字節(jié)的 Load和Store指令?！?　 (2) 增加了 T變種，處理器可以工作于 Thumb狀態(tài)，在該狀態(tài)下的指令集是 16位的 Thumb指令集?！?　 (3) 增加了處理器的特權(quán)模式。在該模式下，使用的是用戶模式寄存器?！　“姹?v4不再強(qiáng)制要求與 26位地址空間兼容，而且還清楚地指明了哪些指令將會(huì)引起未定義指令異常。 第 2章　嵌入式處理器 　　 5) 版本 v5　　版本 v5通過增加一些指令以及對(duì)現(xiàn)有指令的定義略作修改，對(duì)版本 v4進(jìn)行了擴(kuò)展。版本 v5主要由兩個(gè)變種版本 v5T和v5TE組成。 ARM10處理器是最早支持版本 v5T(很快也會(huì)支持v5TE版本 )的處理器。版本 v5T是版本 v4T的擴(kuò)展集，加入了BLX、 CLZ和 BRK指令。為了簡化那些同時(shí)需要控制器和信號(hào)處理功能的系統(tǒng)設(shè)計(jì)任務(wù)，版本 v5TE在版本 v5T的基礎(chǔ)上增加了信號(hào)處理指令集，并首先在 ARM9ES可綜合核中實(shí)現(xiàn)。 第 2章　嵌入式處理器 　　版本 v5主要有如下擴(kuò)展：　　 (1) 提高了 T變種中 ARM/Thumb之間切換的效率?！　?(2) 讓非 T變種和 T變種一樣，使用相同的代碼生成技術(shù)?！?　 (3) 增加了一個(gè)計(jì)數(shù)前導(dǎo)零 (Count Leading Zeroes，CLZ)指令，該指令允許更有效的整數(shù)除法和中斷優(yōu)先程序?！　?(4) 增加了軟件斷點(diǎn) (BKPT)指令?！　?(5) 為協(xié)處理器設(shè)計(jì)提供了更多的可選擇的指令?！　?(6) 對(duì)由乘法指令如何設(shè)置條件碼標(biāo)志位進(jìn)行了嚴(yán)密的定義。 第 2章　嵌入式處理器 　　 6) 版本 v6　　 ARM體系結(jié)構(gòu)版本 v6是 2022年發(fā)布的。新架構(gòu)版本 v6在降低耗電量的同時(shí)，強(qiáng)化了圖形處理性能。通過追加能夠有效進(jìn)行多媒體處理的 SIMD功能，將其對(duì)語音及圖像的處理功能提高到了原機(jī)型的 4倍。版本 v6首先在 2022年春季發(fā)布的 ARM11處理器中使用。除此之外，版本 v6還支持多種微處理器內(nèi)核。 第 2章　嵌入式處理器 表 21 ARM體系結(jié)構(gòu)的版本 第 2章　嵌入式處理器 　 　 2． ARM體系結(jié)構(gòu)的演變　 　 通常將具有某些特殊功能的 ARM體系結(jié)構(gòu)稱為它的某種變種(Variant)， 如將支持 Thumb指令集的 ARM體系稱為其 T變種。迄今為止， ARM定義了以下一些變種?！　?1) Thumb指令集 (T變種 )　 　 Thumb指令集是 ARM指令集的重編碼子集。 Thumb指令 (16位 )的長度是 ARM指令 (32位 )長度的一半，因此使用 Thumb指令集可得到比 ARM指令集更高的代碼密度，這對(duì)于降低產(chǎn)品成本是非常有意義的。 第 2章　嵌入式處理器 　 　 對(duì)于支持 Thumb指令的 ARM體系版本，一般通過增加字符 T來表示 (如 v4T)。與 ARM指令集相比， Thumb指令集具有以下兩個(gè)限制：　　 (1) 對(duì)同樣的工作來說， Thumb代碼通常使用更多的指令。因此，為了充分發(fā)揮時(shí)間關(guān)鍵的代碼的性能，最好采用 ARM代碼。 第 2章　嵌入式處理器 　 　 (2) Thumb指令集不包括異常處理所需的指令。因此，至少頂級(jí)異常處理需要使用 ARM代碼?！?　 基于上述第 2個(gè)限制， Thumb指令集總是與相應(yīng)版本的 ARM指令集配合使用。目前， Thumb指令集有兩個(gè)版本： Thumb指令集版本 v1(此版本作為 ARM體系版本 v4的 T變種 )和 Thumb指令集版本 v2(此版本作為 ARM體系版本 v5的 T變種 )。與 Thumb版本 v1相比，版本 v2具有如下特點(diǎn)：　　 (1) 通過增加新的指令和對(duì)已有指令的修改，提高了 ARM指令和 Thumb指令混合使用時(shí)的效率。 第 2章　嵌入式處理器 　 　 (2) 增加了軟件中斷指令，更嚴(yán)格地定義了 Thumb乘法指令對(duì)條件碼標(biāo)志位的影響?！　∵@些改變與 ARM體系版本 v4到 v5的擴(kuò)展密切相關(guān)。在實(shí)際使用中，通常不使用 Thumb的版本號(hào)，而使用相應(yīng)的 ARM版本號(hào)。 第 2章　嵌入式處理器 　　 2) 長乘法指令 (M變種 )　 　 ARM指令集的長乘法指令是一種生成 64位相乘結(jié)果的乘法指令。與乘法指令相比， M變種增加了以下兩條指令：一條指令完成 32位整數(shù)乘以 32位整數(shù)，生成 64位整數(shù)的長乘操作 (即3232→64) ；另一條指令完成 32位整數(shù)乘以 32位整數(shù)，然后再加上一個(gè) 32位整數(shù)，生成 64位整數(shù)的長乘加操作 (即 3232＋ 32→64) ?！　⌒枰@種長乘法的場合 M變種非常適合。但是， M變種包含的指令意味著乘法器需相當(dāng)大，因此，在對(duì)芯片尺寸要求苛刻而乘法性能不太重要的系統(tǒng)實(shí)現(xiàn)中，就不適合添加這種相當(dāng)耗費(fèi)芯片面積的 M變種。 第 2章　嵌入式處理器 　　 M變種首先在 ARM體系版本 v3中引入。如果沒有上述設(shè)計(jì)方面的限制，在 ARM體系版本 v4及其以后的版本中， M變種將是系統(tǒng)中的標(biāo)準(zhǔn)部分。對(duì)于支持長乘法 ARM指令的 ARM體系版本，使用字符 M來表示。 第 2章　嵌入式處理器 　　 3) 增強(qiáng)型 DSP指令 (E變種 )　 　 ARM指令集的 E變種包括一些附加指令。在完成典型的 DSP算法方面，這些附件指令可以增強(qiáng) ARM處理器的性能。它們包括：　　 (1) 幾條新的完成 16位數(shù)據(jù)乘法和乘加操作的指令?！　?(2) 實(shí)現(xiàn)飽和的帶符號(hào)算術(shù)運(yùn)算的加法和減法指令。飽和的帶符號(hào)算術(shù)運(yùn)算的加法和減法是整數(shù)算法的一種形式。這種算法在加減法操作溢出時(shí)，結(jié)果并不進(jìn)行卷繞 (Wrapping Around)， 而是使用最大的整數(shù)或最小的負(fù)數(shù)來表示。 第 2章　嵌入式處理器 　 　 (3) 進(jìn)行雙字?jǐn)?shù)據(jù)操作的指令，包括加載寄存器指令 LDRD、 存儲(chǔ)寄存器指令 STRD和協(xié)處理器寄存器傳送指令 MCRR與 MRRC?！　?(4) Cache預(yù)加載指令 PLD?！?　 E變種首先在 ARM體系版本 v5T中使用，用字符 E表示。在版本 v5以前的版本以及在非 M變種和非 T變種的版本中， E變種是無效的。　　對(duì)于一些早期 ARM體系的 E變種，其實(shí)現(xiàn)省略了 LDRD、STRD、 MCRR、 MRRC和 PLD指令。這種 E變種記作 ExP， 其中 x表示缺少， P代表上述的幾種指令。 第 2章　嵌入式處理器 　　 4) Java加速器 Jazelle(J變種 )　 　 ARM的 Jazelle技術(shù)將 Java語言的優(yōu)勢和先進(jìn)的 32位 RISC芯片完美地結(jié)合在了一起。 Jazelle技術(shù)提供了 Java加速功能，使得 Java代碼的運(yùn)行速度比普通 Java虛擬機(jī)提高了 8倍，而功耗降低了 80%?！?　 Jazelle技術(shù)允許 Java應(yīng)用程序、已經(jīng)建立好的操作系統(tǒng)和中間件以及其他應(yīng)用程序在一個(gè)單獨(dú)的處理器上同時(shí)運(yùn)行。這樣使得一些必須用到協(xié)處理器和雙處理器的場合可以使用單處理器代替，在提供高性能的同時(shí)保證低功耗和低成本。　　 J變種首先在 ARM體系版本 vTEJ中使用，用字符 J表示 J變種。 第 2章　嵌入式處理器 　　 5) ARM媒體功能擴(kuò)展 (SIMD變種 )　 　 ARM媒體功能擴(kuò)展 SIMD技術(shù)為嵌入式應(yīng)用系統(tǒng)提供了高性能的音頻和視頻處理能力，它可使微處理器的音頻和視頻處理性能提高 4倍。　　新一代的 Inter應(yīng)用系統(tǒng)、移動(dòng)電話和 PDA等設(shè)備需要提供高性能的流式媒體，包括音頻和視頻等，而且這些設(shè)備需要提供更加人性化的界面，包括語音識(shí)別和手寫輸入識(shí)別等。因此，要求處理器能夠提供很強(qiáng)的數(shù)字信號(hào)處理能力，同時(shí)還必須保持低功耗以延長電池的使用時(shí)間。 ARM的 SIMD媒體功能擴(kuò)展為這些應(yīng)用系統(tǒng)提供了解決方案，它為包括音頻和視頻處理在內(nèi)的應(yīng)用系統(tǒng)提供了優(yōu)化功能。其主要特點(diǎn)包括： 第 2章　嵌入式處理器 (1) 將處理器的音頻和視頻處理性能提高了 2～ 4倍。(2)