【文章內容簡介】 增乘法 /加法器 MAC和特定的 DSP型協處理器 CP0， 以提高對多媒體技術的支持?！　?(6) 動態(tài)電源管理，使時鐘頻率可達 1 GHz， 功耗低至 W， 并能達到 1200 MIPS。 第 2章　嵌入式處理器 ARM處理器體系結構　　 1． ARM體系結構的基本版本　 　 ARM公司自成立以來，在 32位嵌入式處理器開發(fā)領域中不斷取得突破， ARM指令集體系結構從開發(fā)出來至今，也已經發(fā)生了重大的變化，未來將會繼續(xù)發(fā)展。到目前為止， ARM體系的指令集功能形成了多種版本；同時，各版本中還發(fā)展了一些變種，這些變種定義了該版本指令集中不同的功能；在應用時，不同的處理器設計中采用了相適應的體系 結構。 第 2章　嵌入式處理器 　 　 為了精確表述在每個 ARM實現中所使用的指令集，迄今為止，將其定義了 6種主要版本，分別用版本號 1～ 6表示。該 6種版本的 ARM指令集體系結構如下?！　?1) 版本 v1　　 ARM體系結構版本 v1對第一個 ARM處理器進行描述，從未用于商用產品。版本 v1的地址空間是 26位，僅支持 26位尋址空間，不支持乘法或協處理器指令?；谠擉w系結構的 ARM處理器應用在 BBC微計算機中，雖然這種微型計算機制造得很少，但它標志著 ARM成為第一個商用單片 RISC微處理器。 第 2章　嵌入式處理器 　　版本 v1包括下列指令：　　 (1) 基本的數據處理指令 (不包括乘法指令 )?！?　 (2) 基于字節(jié)、字和半字的加載 /存儲 (Load/Store)指令?！?　 (3) 分支 (Branch)指令，包括設計用于子程序調用的分支與鏈接指令?！　?(4) 軟件中斷指令 (SWI)， 用于進行操作系統調用?！　“姹?v1現已廢棄不用。 　　第 2章　嵌入式處理器 　　 2) 版本 v2　 　 以 ARMv2為核的 Acorn公司的 Archimedes(阿基米德 )和A3000批量銷售，它使用了 ARM公司現在稱為 ARM體系結構版本v2的體系結構。 版本 v2仍然只支持 26位的地址空間，但包含了對 32位結果的乘法指令和協處理器的支持?！　“姹?v2a是版本 v2的變種， ARM3是第一片具有片上 Cache的 ARM處理器芯片，它采用了版本 v2a。 版本 v2a增加了稱為SWP和 SWPB的原子性加載和存儲指令 (合并了 Load和 Store操作的指令 )，并引入了協處理器 15作為系統控制協處理器來管理Cache。 第 2章　嵌入式處理器 　　版本 v2(2a)在 v1的基礎上進行了擴展，即　　 (1) 增加了乘法和乘加指令。　　 (2) 增加了支持協處理器的指令?！?　 (3) 對于快速中斷 (FIQ)模式，提供了兩個以上的影子寄存器。　　 (4) 增加了 SWP指令和 SWPB指令。　　版本 v2現已廢棄不用。 第 2章　嵌入式處理器 　　 3) 版本 v3　 　 ARM作為獨立的公司，在 1990年設計的第一個微處理器 ARM6采用的是版本 v3的體系結構。版本 v3作為 IP核、獨立的處理器(ARM60)、 具有片上高速緩存、 MMU核寫緩沖的集成 CPU(用于Apple Newton的 ARM600、 ARM610)所采納的體系結構而被大量銷售?！　“姹?v3的變種版本有版本 v3G和版本 v3M。 版本 v3G不與版本 v2a向前兼容；版本 v3M引入了有符號和無符號數的乘法和乘加指令，這些指令產生全部 64位結果。 第 2章　嵌入式處理器 　　版本 v3將尋址范圍擴展到了 32位；程序狀態(tài)信息由過去存于寄存器 R15中轉移到一個新增的當前程序狀態(tài)寄存器CPSR(Current Program Status Register)中；再者，還增加了程序狀態(tài)保存寄存器 SPSR(Saved Program Status Register)， 以便當異常情況出現時保留 CPSR的內容；并在此基礎上，增加了未定義和異常中止模式，以便在監(jiān)控模式下支持協處理器仿真和虛擬存儲器。 第 2章　嵌入式處理器 　　版本 v3較以前的版本發(fā)生了如下的變化：　 　 (1) 地址空間擴展到 32位，除了 3G外的其他版本向前兼容，支持 26位的地址空間?！?　 (2) 分開的當前程序狀態(tài)寄存器 CPSR和程序狀態(tài)保證寄存器 SPSR?！?　 (3) 增加了兩種異常模式，使操作系統代碼可以方便地使用數據來訪問中止異常、指令預取中止異常和未定義指令異常。　 　 (4) 增加了兩個指令 (MRS和 MSR)， 以允許對新增的 CPSR和SPSR寄存器進行讀 /寫?！　?(5) 修改了用于從異常 (exception)返回的指令的功能。 第 2章　嵌入式處理器 　　 4) 版本 v4　 　 v4是第一個具有全部正式定義的體系結構版本，它增加了有符號、無符號半字和有符號字節(jié)的加載 /存儲指令，并為結構定義的操作預留一些 SWI空間；引入了系統模式 (使用用戶寄存器的特權模式 )，并將幾個未使用指令空間的角落作為未定義指令使用?！　≡?v4的變種版本 v4T中，引入了 16位 Thumb壓縮形式的指令集。 第 2章　嵌入式處理器 　　與版本 v3相比，版本 v4作了以下擴展：　 　 (1) 增加了有符號、無符號的半字和有符號字節(jié)的 Load和Store指令?！?　 (2) 增加了 T變種，處理器可以工作于 Thumb狀態(tài)，在該狀態(tài)下的指令集是 16位的 Thumb指令集?！?　 (3) 增加了處理器的特權模式。在該模式下，使用的是用戶模式寄存器?！　“姹?v4不再強制要求與 26位地址空間兼容，而且還清楚地指明了哪些指令將會引起未定義指令異常。 第 2章　嵌入式處理器 　　 5) 版本 v5　　版本 v5通過增加一些指令以及對現有指令的定義略作修改，對版本 v4進行了擴展。版本 v5主要由兩個變種版本 v5T和v5TE組成。 ARM10處理器是最早支持版本 v5T(很快也會支持v5TE版本 )的處理器。版本 v5T是版本 v4T的擴展集，加入了BLX、 CLZ和 BRK指令。為了簡化那些同時需要控制器和信號處理功能的系統設計任務，版本 v5TE在版本 v5T的基礎上增加了信號處理指令集，并首先在 ARM9ES可綜合核中實現。 第 2章　嵌入式處理器 　　版本 v5主要有如下擴展：　　 (1) 提高了 T變種中 ARM/Thumb之間切換的效率?！　?(2) 讓非 T變種和 T變種一樣，使用相同的代碼生成技術?！?　 (3) 增加了一個計數前導零 (Count Leading Zeroes，CLZ)指令，該指令允許更有效的整數除法和中斷優(yōu)先程序?！　?(4) 增加了軟件斷點 (BKPT)指令?！　?(5) 為協處理器設計提供了更多的可選擇的指令?！　?(6) 對由乘法指令如何設置條件碼標志位進行了嚴密的定義。 第 2章　嵌入式處理器 　　 6) 版本 v6　　 ARM體系結構版本 v6是 2022年發(fā)布的。新架構版本 v6在降低耗電量的同時，強化了圖形處理性能。通過追加能夠有效進行多媒體處理的 SIMD功能，將其對語音及圖像的處理功能提高到了原機型的 4倍。版本 v6首先在 2022年春季發(fā)布的 ARM11處理器中使用。除此之外，版本 v6還支持多種微處理器內核。 第 2章　嵌入式處理器 表 21 ARM體系結構的版本 第 2章　嵌入式處理器 　 　 2． ARM體系結構的演變　 　 通常將具有某些特殊功能的 ARM體系結構稱為它的某種變種(Variant)， 如將支持 Thumb指令集的 ARM體系稱為其 T變種。迄今為止， ARM定義了以下一些變種?！　?1) Thumb指令集 (T變種 )　 　 Thumb指令集是 ARM指令集的重編碼子集。 Thumb指令 (16位 )的長度是 ARM指令 (32位 )長度的一半，因此使用 Thumb指令集可得到比 ARM指令集更高的代碼密度，這對于降低產品成本是非常有意義的。 第 2章　嵌入式處理器 　 　 對于支持 Thumb指令的 ARM體系版本，一般通過增加字符 T來表示 (如 v4T)。與 ARM指令集相比， Thumb指令集具有以下兩個限制：　　 (1) 對同樣的工作來說， Thumb代碼通常使用更多的指令。因此，為了充分發(fā)揮時間關鍵的代碼的性能，最好采用 ARM代碼。 第 2章　嵌入式處理器 　 　 (2) Thumb指令集不包括異常處理所需的指令。因此，至少頂級異常處理需要使用 ARM代碼?！?　 基于上述第 2個限制， Thumb指令集總是與相應版本的 ARM指令集配合使用。目前， Thumb指令集有兩個版本： Thumb指令集版本 v1(此版本作為 ARM體系版本 v4的 T變種 )和 Thumb指令集版本 v2(此版本作為 ARM體系版本 v5的 T變種 )。與 Thumb版本 v1相比，版本 v2具有如下特點：　　 (1) 通過增加新的指令和對已有指令的修改，提高了 ARM指令和 Thumb指令混合使用時的效率。 第 2章　嵌入式處理器 　 　 (2) 增加了軟件中斷指令，更嚴格地定義了 Thumb乘法指令對條件碼標志位的影響?！　∵@些改變與 ARM體系版本 v4到 v5的擴展密切相關。在實際使用中，通常不使用 Thumb的版本號，而使用相應的 ARM版本號。 第 2章　嵌入式處理器 　　 2) 長乘法指令 (M變種 )　 　 ARM指令集的長乘法指令是一種生成 64位相乘結果的乘法指令。與乘法指令相比， M變種增加了以下兩條指令：一條指令完成 32位整數乘以 32位整數，生成 64位整數的長乘操作 (即3232→64) ；另一條指令完成 32位整數乘以 32位整數，然后再加上一個 32位整數，生成 64位整數的長乘加操作 (即 3232＋ 32→64) ?！　⌒枰@種長乘法的場合 M變種非常適合。但是， M變種包含的指令意味著乘法器需相當大，因此，在對芯片尺寸要求苛刻而乘法性能不太重要的系統實現中，就不適合添加這種相當耗費芯片面積的 M變種。 第 2章　嵌入式處理器 　　 M變種首先在 ARM體系版本 v3中引入。如果沒有上述設計方面的限制，在 ARM體系版本 v4及其以后的版本中， M變種將是系統中的標準部分。對于支持長乘法 ARM指令的 ARM體系版本，使用字符 M來表示。 第 2章　嵌入式處理器 　　 3) 增強型 DSP指令 (E變種 )　 　 ARM指令集的 E變種包括一些附加指令。在完成典型的 DSP算法方面，這些附件指令可以增強 ARM處理器的性能。它們包括：　　 (1) 幾條新的完成 16位數據乘法和乘加操作的指令?！　?(2) 實現飽和的帶符號算術運算的加法和減法指令。飽和的帶符號算術運算的加法和減法是整數算法的一種形式。這種算法在加減法操作溢出時，結果并不進行卷繞 (Wrapping Around)， 而是使用最大的整數或最小的負數來表示。 第 2章　嵌入式處理器 　 　 (3) 進行雙字數據操作的指令，包括加載寄存器指令 LDRD、 存儲寄存器指令 STRD和協處理器寄存器傳送指令 MCRR與 MRRC?！　?(4) Cache預加載指令 PLD?！?　 E變種首先在 ARM體系版本 v5T中使用，用字符 E表示。在版本 v5以前的版本以及在非 M變種和非 T變種的版本中， E變種是無效的?！　τ谝恍┰缙?ARM體系的 E變種，其實現省略了 LDRD、STRD、 MCRR、 MRRC和 PLD指令。這種 E變種記作 ExP， 其中 x表示缺少， P代表上述的幾種指令。 第 2章　嵌入式處理器 　　 4) Java加速器 Jazelle(J變種 )　 　 ARM的 Jazelle技術將 Java語言的優(yōu)勢和先進的 32位 RISC芯片完美地結合在了一起。 Jazelle技術提供了 Java加速功能，使得 Java代碼的運行速度比普通 Java虛擬機提高了 8倍，而功耗降低了 80%。　 　 Jazelle技術允許 Java應用程序、已經建立好的操作系統和中間件以及其他應用程序在一個單獨的處理器上同時運行。這樣使得一些必須用到協處理器和雙處理器的場合可以使用單處理器代替，在提供高性能的同時保證低功耗和低成本。　　 J變種首先在 ARM體系版本 vTEJ中使用，用字符 J表示 J變種。 第 2章　嵌入式處理器 　　 5) ARM媒體功能擴展 (SIMD變種 )　 　 ARM媒體功能擴展 SIMD技術為嵌入式應用系統提供了高性能的音頻和視頻處理能力，它可使微處理器的音頻和視頻處理性能提高 4倍?！　⌒乱淮?Inter應用系統、移動電話和 PDA等設備需要提供高性能的流式媒體，包括音頻和視頻等，而且這些設備需要提供更加人性化的界面，包括語音識別和手寫輸入識別等。因此，要求處理器能夠提供很強的數字信號處理能力，同時還必須保持低功耗以延長電池的使用時間。 ARM的 SIMD媒體功能擴展為這些應用系統提供了解決方案，它為包括音頻和視頻處理在內的應用系統提供了優(yōu)化功能。其主要特點包括： 第 2章　嵌入式處理器 (1) 將處理器的音頻和視頻處理性能提高了 2～ 4倍。(2)