dsp第一章ppt課件(編輯修改稿)
2025-06-01 12:10 本頁面
【文章內(nèi)容簡介】 向 27 ?采用硬件乘法器和哈佛結(jié)構(gòu)設(shè)計的 CPU標志DSP的誕生，如 Upd77 TMS32022 ?DSP獨特的設(shè)計和優(yōu)點，發(fā)展迅速，應(yīng)用廣泛 2. DSP（ Digital Signal Processor）的問世 哈佛結(jié)構(gòu) 程序 存儲器 CPU 數(shù)據(jù) 存儲器 地址總線 程序總線 多數(shù)據(jù)總線 多地址總線 28 二、 DSP的特點 哈佛結(jié)構(gòu) 硬件乘法 /累加器 多總線結(jié)構(gòu) 多 DSP協(xié)調(diào)工作模式 特殊的 DSP指令 多級流水線 片上測試口 硬件配置強 低功耗 運算精度高 29 將程序與數(shù)據(jù)存儲空間分開 各有獨立的地址總線和數(shù)據(jù)總線 取指和讀數(shù)可以同時進行 速度大大提高 MIPSMillion Instruction Per Second MFLOPSMillion Floating Operation Per Second 已達 20億次浮點運算 /秒， 90億次定點運算 /秒 30 2. 多流水線操作技術(shù) (Pipeline) 取指 譯碼 尋址 取數(shù) 運算 存儲 取指 譯碼 尋址 取數(shù) 運算 存儲 取指 譯碼 尋址 取數(shù) 運算 存儲 流水線深度可達 8級 31 DSP利用硬件乘法器 通過 MAC指令在單周期內(nèi)完成 ?A（ k） B（ n—k） 這類運算的取數(shù)、乘法、累加 3. 獨立的硬件乘法器 應(yīng)用于有大量重復(fù)乘法和累加運算的： 卷積、數(shù)字濾波、 FFT、相關(guān)、矩陣運算等算法中 通用計算機的乘法用軟件實現(xiàn)，用若干個機器周期 32 MACD（乘法、累加、數(shù)據(jù)移動） FIRS(一周期內(nèi)完成 FIR的乘法累加存儲 ) LMS(一周期內(nèi)完成一次最小圴方值運算 ) 位倒序（ 用于 FFT運算）等特殊指令 4. 特殊的 DSP指令 使 FFT、卷積等運算中的尋址、排序及計算速度大大提高。 1024點 FFT的時間已小于 1ms。 例 如 33 多通道緩沖串行口 (McBSP) 主機接口 (HPI) DMA控制器 軟件控制等待狀態(tài)發(fā)生器 鎖相環(huán)時鐘發(fā)生器 JTAG邊界掃描邏輯電路 5. 硬件配置能力強 片 內(nèi) 具 有 34 ? 可工作在 、 、 、 ? 休眠與等待模式時大部份時鐘停止工作 6. 耗電省 7. 運算精度高 ? 支持 32位、 40位、 64位雙字運算、超長指令字 ? 最高主頻可達 ，運行速度 90億次 /秒 35 ?更高的運行速度和信號處理速度 ?多 DSP協(xié)同工作 ?更方便的開發(fā)環(huán)境 ?大量專用 DSP的出現(xiàn)（ DSP核） ?更高的性能 /價格比 ?更廣泛的應(yīng)用 三、 DSP與 MCU的比較 36 第三節(jié) DSP的應(yīng)用 一、數(shù)字化對社
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1